EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-3-20 10:47 编辑
1 \6 v/ u# h# [
- [, ^+ b& O6 l% y. H: i; F9 c( p随着PCB上高速信号速率的提升，高速设计方案会在PCB设计中引入比较多的DRC，最常见的是K/L、K/V等DRC。设计者允许这些DRC的存在，但是这些DRC的占比已经超过整板DRC的50%以上，他们的存在会降低ALLEGRO的运行速度，甚至延长某些操作的运行时间（例如：更新DRC，Database check等），还影响投板前的DRC排查效率和质量。Allegro17.2的Via structure 功能，可以帮助设计者去除这些DRC，提升设计效率和设计质量。
' o* c* c1 E6 m# O% {
步骤一：根据需求创建Via structure
8 Y0 Q! B# z: t. C: [
设计者可以根据需求，创建不同的Via structure，Via structure可以包含您所需要的设计对象，例如Via、Shape（包括RKO）、Cline等。Via structure的创建方法很简单，找到如下的命令，按照Command栏的提示即可顺利完成。下面举一些我们已有的例子，仅用于说明使用方法。
6 `8 K+ X7 U# V% R! d
3 Q7 L# z _- u! ^8 Q
9 a, |3 H, ^. Q/ e
7 N! V; t! U* l9 o3 y/ E! O' h1 L, b1. 芯片侧的Via structure样例，Via structure可以只是Cline，也可以是Via、shape、Cline的合成体。具体包含的对象，由设计者决定。
. M8 a' l; e0 b
( A: l) E! D7 p. o# u6 G% `
& r3 t( b2 k+ ?: @# k' U( h+ N C
2. 高速布线层切换的Via structure样例。, [" E! E0 X, @; r' o& ?7 ?
2 T' l2 }9 ?# H
4 J3 Z j2 \# c; `3. 连接器侧的Via structure样例。可以只包含Cline和您所需的其他对象。
: T6 h3 A! {0 y1 ^
8 J5 J3 c2 _ u# S/ W6 |1 e/ m
8 a% \+ B5 c. M- Q1 u* l2 q
步骤二：在设计中调用Via structure . M. f* V; R. r/ S3 Q
Via structure定义完成后，我们可以在设计中直接调用，然后将其连接起来，即可完成高速链路的布线。如下的实例中，应用上面提到的几个Via structure样例，完成了一个高速链路的设计。设计完成后，K/L、K/V等报错不再出现，设计变得更加有效，更有利于提升设计质量。 8 K! g7 R0 b, y7 H* t
2 @4 F& c G# O) [4 O
' C3 s' n. i6 B. j$ sAllegro的Via structure功能，可以帮助设计者消除PCB上为了落实设计需求而引入的合理的DRC。让设计更加高效，高质量，且可以促进高速信号设计的一致性（每次遇到同类设计，都可以直接调用已有的模板）。
# M. a% f" p6 f: C* R+ ~" ]1 }
1 C. A' J1 g# r+ H
2 R6 F$ R9 ^0 k% \4 w2 @' |
+ S; b: y$ f/ ?3 U5 l& B+ | T& w+ K8 j6 [ e# m1 O$ z
欢迎您的评论！ . ~7 A) c' L4 _
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。 . @9 F, f7 I1 l: I+ [# P
1 w% ^" J. m! l" E3 Z, [ S* m
9 n @2 C4 [9 e1 \- ]' k1 \ | 
/1 
发表于 2018-3-20 10:47
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
