2017年10月11日QA检查报告节选

EDA365QA

. B" q- O$ ?. K
8 p4 Z: O* c5 }  k1 Y: Q, B1.单点接地在BOTTOM面被N2破坏了

EDA365QA

EDA365QA 发表于 2017-10-12 09:20
% z( g1 t& W5 |( R0 ^, J+ N( |2.FPGA上与之连线的两个PIN到电阻两端的走线，从走线几何形状上和走线长度上都要严格一致！

更多内容查看此帖
0 y5 Q1 x! E4 R5 [/ W& B4 l. m
! D! @( \% y0 V6 u2 S* z  ~' d! ~, P7 Ahttps://www.eda365.com/forum.php? ... amp;_dsign=cda9da59

EDA365QA

11.发光二极管极性反了

EDA365QA

10.U12器件下面开了阻焊和钢网，但是却没有铺铜
0 U3 P1 @/ z- N5 |- Y% W
  k0 X5 g7 K9 X3 r( w

EDA365QA

2.FPGA上与之连线的两个PIN到电阻两端的走线，从走线几何形状上和走线长度上都要严格一致！

EDA365QA

3.485电路的输入电路，加大到20mil

! W  n. c# e4 I  X4 y5 R( `( j/ h. {

EDA365QA

4.这4条网络属于多余连接
) F- w4 C' e: v
( `5 S5 Q. N) ?  C: F' j

EDA365QA

5.建议把AVCC_5V由art03布线层改到PWR06层电源层，保证第3层给模拟信号的隔层参考平面(AGND)完整性

3 {! Z( |  c% P  H2 z

EDA365QA

6.USB电源和地处理可以优化一下，放在art05和pwr06，即vcc3.3没有进入USB，并且可以对应
+ v' Q2 }% |) n! p! k

EDA365QA

7.这两组电源没有加粗
* ]( g* G5 y8 p: I" g, x) D3 x
7 ~# D- l4 G9 y1 t  K5 N

EDA365QA

8.第3层走线跨分割(第4层的+5V没有必要到上面去）

( @# {& g+ a( y- ]  F2 ^' ?4 x6 Y

EDA365QA

9.第7层的分割导致bottom面大量的DDR3网络信号线跨分割
6 \  {! g$ {# Z3 N8 E) w
, b9 R/ Q6 t" i% m

EDA365QA

12.相邻层不要很长一段的重叠走线

3 g; |6 c0 d5 B

wuchaoforevers

wuchaoforevers

这个必须得点赞