请教一个关于emc叠层阻抗的设置问题。

suzhiyuan0418 · 发表于 2017-7-5 18:58

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

下面两张图是从华为的一份“PCB的EMC设计指南”里面看到的。
第一：下面两张图片红色框中显示的阻抗是怎么得到的？
第二：第一张图的几个走线叠层阻抗都是50欧，是怎么得到的？通常情况下不都是定好板厚，然后设置好相关叠层厚度，然后再通过调整走线的线宽线距来调整阻抗吗？为什么第一张图是先定好叠层的阻抗是50欧，然后再去算线宽呢？这样的50欧线宽都到8mil了。就拿ddr走线来说一般都不会走8mil的线宽啊。

能不能帮忙解答一下疑惑？

谢谢！