EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
1.基于至简设计法的数字时钟设计 数字时钟是常见的毕业设计题目，看看如何使用至简设计法来设计数字时钟。 资料：文档及代码 博客 视频 8 F: v. |2 j8 m0 s$ g. |/ R
2.至简设计法中的四段式状态机 现在流行的状态机设计，一般可分为一段式、两段式和三段式，然而我们明德扬却发明了四段式状态机，并制定了一些规则，从此设计再不用胡思乱想，套用模板，填好关键信号就完成了，简单又不会出错！ 资料：文档及代码 博客 视频 G: B' v7 J+ y$ H# B4 \
3.一份实现矩阵键盘的verilog代码 可直接使用 明德扬分享的红外接收工程，该工程甚至至简设计法实现，已经在板子上亲测可用。需要该功能的，添加verilog文件就可以使用了。 资料：文档及代码 博客
7 \7 x) A) m, R+ z
4.明德扬时序约束系列视频---FPGA 输入延时约束的方法 明德扬时序约束系列视频-输入延时的设置过程。该视频抛弃复杂的理论，按照工程实际情况，分析各种情况，只要选择正确情况然后约束即可。 资料：视频 博客 * A* J: g& x3 x, I$ P; g
5.FPGA 查找和定位问题的技巧 FPGA出错是非常正常的，出错不可怕，可怕的是不知道怎么去找错误。本视频就教授如何去查找和定位错误，自己能就找到问题。
" o- u/ r* j, w3 N8 G5 \ | 
/1 
发表于 2017-4-20 17:22
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！