求一个XILINK赛灵思主控带DDR的PCB

王开鑫55

. N* |% A1 k3 D; V' n4 R8 B
求一个XILINK赛灵思主控带DDR的PCB，有ddr部分就可以了，最近项目用的赛灵思，没有画过DDR，上面怕出事，所以保险就是找个赛灵思的板子学习下，求群主的童话帮一下了，谢谢呢！
; P% C0 U/ ?# J$ j2 }

王开鑫55

如果DDR采用fly by结构，那地址线每个DDR到主控都做等长规则？这样的话，都是最远端的DDR地址线最长呀。绕线的话，永远都等不了长了呀

bingshuihuo

王开鑫55 发表于 2017-3-2 11:16
如果DDR采用fly by结构，那地址线每个DDR到主控都做等长规则？这样的话，都是最远端的DDR地址线最长呀。绕 ...

DDR采用fly by结构   指的是地址线复用   不是每个DDR地址线到CPU 长度都要一样长
主要是数据线到CPU 要做等长，严格的话  每个DDR的数据误差都控制在一定范围内
$ \0 _+ o  s' ~. k就可以了
' V' ?8 j! U9 O  }. L  ~6 u* O

王开鑫55

bingshuihuo 发表于 2017-3-3 18:55
+ ]" R$ I! F0 g$ rDDR采用fly by结构   指的是地址线复用   不是每个DDR地址线到CPU 长度都要一样长
- e2 u$ X% _: E& S主要是数 ...

' y1 y' {+ l2 i% y+ }7 l7 t. [, Eflyby结构 地址线不用做等长要求？ T型结构，地址线到每片要做等长。

, K2 Y8 u1 f2 L2 [

zhjim

flyby结构地址线也有等长要求。CPU到第一片DDR的地址线做等长，然后第一片DDR和第二片DDR之间的地址线再做一次等长。等长误差就看具体要求了。

li262925

老狗

就是分段等长啊

fengyu6117

楼主说的是XILINX吧，
目前要做一个18片DDR的XILINX板子，求模板。