温补晶振 削峰正弦波输出怎么转换？

hao2012

请教熟悉晶振的大侠，在选 一种温补晶振FPGA 用，但是看到大部分输出格式都是削峰正弦波的，CMOS 的很少而且几乎都没货，想请都如果是削峰输出的要怎样才能转为FPGA可以直接用的？50M 左右的频率，谢谢~
, L3 J. \+ W# M0 E; z

超級狗

hao2012 发表于 2017-3-4 15:50
' h, s2 `* _* A) n# ^- J: F+ b狗大，看了那个TI的clk buffer CDC3RL02，里面没有明确说两路输出没有相位差啊？这种结构的buffer都是同 ...

: Z6 k; B0 O1 s" Q/ e是喔～你一開始也只問「温补晶振 削峰正弦波输出怎么转换」。
# Z/ F" J5 Z% P: m4 z* ~

2 ^. T; E8 F: C% z
無相位差只是供應商宣傳的手法啦！通常低於 ns 級以下（ps 級）的相位差，就會被宣稱為無相位差。

0 a: s0 w. Z& k* X: k% C我不知道樓主想做什麼應用，乾脆給你幾本寶典自已選好了！
5 N6 N: ?- P5 ?% Y; o
, ]% l4 V% H2 X; l

% O; I2 _* k* r! i& g8 }9 }4 u, b

超級狗

hao2012 发表于 2017-3-1 09:13
0 G. x$ \; h- e2 q5 N谢谢版主回答这么仔细。狗大还有一个问题：这些用反相器的电路不知道能不能引入误差啊？晶振本来稳定度很 ...

5 @$ D8 I6 v+ A' x7 pCMOS 邏輯閘引入 Phase Noise 和 Jitter 應該是在所難免，用方案四吧！
5 A) t/ M- G6 V
至少他們有保障雞皮噎死（GPS）的應用無虞，這是 2.5ppm 以下的精準度。
( c0 L) X6 m* f; g; Y: v/ J- L( b" ]
, ]) O- C# k' ~$ @" U" t1 Z, B

hao2012

超級狗 发表于 2017-2-28 11:34
9 K& y7 H, m4 q" A& ?/ K5 m+ M方法四︰
有一種叫 Clock Buffer 的哀西，這種哀西很多，Cypress 和 SiliconLabs 好像也有。

4 R8 F' K5 [  C6 i1 j2 S! B1 j狗大，看了那个TI的clk buffer CDC3RL02，里面没有明确说两路输出没有相位差啊？这种结构的buffer都是同相位的吗？
2 w  l* a5 f; X

超級狗

' e/ b6 ?4 O( f9 V0 ?5 [+ m. l" M0 r
* N2 u" n" p) B4 K+ D5 ^方法一：
, D  k* i1 g/ C- P  b0 S

/ i6 r7 V7 R! [0 S$ l: P9 i- x# u

超級狗

方法二：

超級狗

方法三：

+ M" s% j5 O8 y( y$ K- w

超級狗

方法四︰
/ X. |* _7 D3 v% c有一種叫 Clock Buffer 的哀西，這種哀西很多，Cypress 和 SiliconLabs 好像也有。

超級狗

附帶說明：
" r. [6 v: F/ k4 p( o" U以上方案是某 TCXO 供應商，搭配賽靈思（Xilinx）所出版的應用指南（Application Note）。
9 t  j9 x( [' G& \- c" w; h
6 j6 A2 ~( p" @1 P

超級狗

2 V4 p$ V( @& @% y9 [' v忘了提醒樓主！
9 R. `! _2 h% F7 c
74HC 系列的傳輸延遲（Propagation Delay）大概就在 25ns 上下，換句話說最大的工作頻率只有 40MHz 左右。所以如果要使用外部邏輯閘電路，最好選用 74AHC 系列。
6 m% l0 r) k6 d9 i' s# V4 m7 C
+ v) K+ Q4 }  }2 X4 ]* L& Z$ l% L1 H

张湘岳

超級狗 发表于 2017-2-28 12:35
2 A9 p# J+ N+ J9 o+ \忘了提醒樓主！
- B1 o3 X' U7 }. d% R* M6 R% q2 n/ {
74HC 系列的傳輸延遲（Propagation Delay）大概就在 25ns 上下，換句話說最大的工作頻率 ...

版主真乃高人,什么都能找到资料,有理有据

松哥无敌

版主真乃高人,什么都能找到资料,有理有据

hao2012

超級狗 发表于 2017-2-28 11:18
8 t9 |2 R$ w+ c; _/ t方法一：

* o+ o8 Y0 D4 n$ v+ n$ m谢谢版主回答这么仔细。狗大还有一个问题：这些用反相器的电路不知道能不能引入误差啊？晶振本来稳定度很高都是1.5，2ppm，用这些反相器会不会使它稳定度变差啊？

超級狗

SEIKO/EPSON TCXO for Xilinx Stratum III

超級狗

Isotemp TCXO for Xilinx Stratum III

超級狗

IDT Ultra Low Jitter Single-Ended Clock Buffer

看起來也不錯！
# }* L  K; @1 h( D3 t
0 d: o6 r; J+ W0 A: ^  [

KERYHE

好东西，谢谢，学习了