I2C, SPI 中的Setup time, Hold Time, Valid Time 如何理解？

Quantum_

1. I2C 中的Setup time, Hold time, Valid Time 究竟是指哪些时间。
2. 不同的器件， 描述不一致。 我已经迷糊了？？？
5 `/ Z+ z! J5 @8 j& Q0 _3 L- v3. 有没有，共同， 统一的特征？
$ i8 `6 R/ ]8 r. s2 H
0 T+ ~$ P; H: L谢谢！

超級狗

+ U5 \6 m; a/ `
狗糧倉庫有這麼一篇繁體的文檔，看能不能湊合著用。

4 o+ _: t* ~4 W第九頁開始有一些 I²C 時序的說明！
" x! p4 J: m$ `7 D! r

超級狗

這是 I2C 龜販的定義。

6 p+ o9 [$ ?: {0 m( S9 @& S) h6 e1 J/ D

超級狗

I²C 2.1 龜販

djadfas

采样前后 时钟有效到输出到管脚都有延迟的 每个芯片有可能不一样 但肯定在i2c标准内 可以去看看fpga 就很容易理解芯片参数了

Quantum_

Thank you Super.
1. 下图， 即是Datasheet 中的timing 图。
2. 时序与标注， 与你在 3 楼贴的图， 并没有实质差异。 多了一个30%-70%标识
3. 看过那一份繁体中文的资料后。 对I2C有了进一步的了解。 但是依然没有厘清，‘ Valid’ 。特别想知道I2C timing为何会引入Valid 这个词

TVDDAT I2C Valid data time

SCL low to SDA output valid

4. 我在I2C 测试报告， 是否可以忽略这个参数？


+ V& K. g3 O& U) j, U% W
! z+ ^+ e5 e" X# j/ ]



0 b# w" F& _7 @% U1 f

Quantum_

超級狗 发表于 2017-1-14 12:36
狗糧倉庫有這麼一篇繁體的文檔，看能不能湊合著用。

第九頁開始有一些 IC 時序的說明！

6 y& l' D' k7 A9 v# Y! M2 I$ KThank you Super
+ ]# h1 L2 f3 j- t  v关于此图.
6 E3 N+ S) c8 \, ]$ f' u仍有一个疑点。 为何， tHD;DAT , tSU;DAT 都是以10% 作为基点， 而不是其中的某一个用的 90%作为测量基点？
有无特殊考量？
2 w& o( F& ?) g; q又或者只是‘ 规定’。

) N) o1 ?) g, b

Quantum_

超級狗 发表于 2017-1-14 13:14
IC 2.1 龜販

Thank you Super
, e/ K- {% _$ N( E8 Y) |7 N1. 我会抽时间， 读这份文档。 但是目前， 正在做Report。没有时间细读。
5 o8 G* r' e: b) o2. 通过以上几篇资料的阅读。 至少了解了以下几点。
     a. I2C的 setup 至少分 3 种，
& S* \2 D. u" R5 W# F& J            tSU;DAT, (setup for data)
            tSU;STA,  (setup for start)
9 k( D$ Y7 F- n3 P. `0 f2 k3 B  T$ X            tSU;STO, (setup for stop)
     b. I2C 的Hold分 2 种，
            tHD;STA, ( Hold of start)
  c* N1 n% d+ I: V( c' C            tHD;DAT, (hold of data)
& C9 P9 n, \4 H* p: o, O! } 3. 问题又来了。 为什么要这样分;感觉好复杂。
) ]* B1 n2 @/ g: z, E; h      

fang05081248

学习了

qq490513874

学习了

soswelcome

学习了