请教下，allegro 有没有限高的方法，比如我画个shape 这里限制高度为2.0之类的？

eileendong

如题，1）allegro 有没有限高的方法，比如我画个shape 这里限制高度为2.0之类的？还有个问题，allegor可以导入STEP模型，这个有什么用吗？另外可以由proe产生文件，导入到allegor中，建立模型？

djadfas

1 前提是你做封装时候加了高度这个信息 不然没法用  2、3D相关的 我很少用

只为一口气

allegro可以导出带有器件高度的3D图，并用3D软件查看，估计step模型就是为了让这个3D效果看起来更逼真吧，要不所有器件都是一个个的方块。   还有就是我只知道能设置器件的高度，并导出来看效果，至于这个限制高度的规则，我还真是没发现。网上搜索了一下也没有发现相关的资料。占楼等大神解惑！

anjing200707

可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

inspiron1501

通过3D 模型可以很方便的实现限高功能。

hwz2824262

% d7 n+ N5 {# Z3 O: q
1.当然可以，习惯放置在areas里面的package keepout中
2.可以通过EMN将限高的信息导入板中。

freeren

anjing200707 发表于 2017-1-4 16:21
可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

1 A9 |5 ]+ ~$ Y& }9 z- a! x正解，就是这么处理
" J; p! g2 m, }. O" Z* v+ h# B+ M

只为一口气

anjing200707 发表于 2017-1-4 16:21
可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

在规则里面设置吗？具体点！谢谢咯！

只为一口气

anjing200707 发表于 2017-1-4 16:21
' L6 y- C/ i# z) t# t6 P6 Q可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

7 T6 }3 D! `3 Z! l是这样吗？但是这样我试了下，不报错啊！是不是还要打开规则管理器哪个地方的规则开关？

kini0821

做封装时候加限高高信息导出3D图才有用

li262925

首先器件有高度设置    package keepout层相应区域铺shape    然后设置shape高度   

. W2 g0 m+ L, D- V) k3 S% o不报错应该是DRC没打开的问题吧

eileendong

inspiron1501 发表于 2017-1-4 16:29
0 d4 v! g8 m2 e1 g通过3D 模型可以很方便的实现限高功能。

7 N: X7 I, }3 T( R  F能说的更加详细点吗？
, F* x8 g) o8 @& X* B

eileendong

li262925 发表于 2017-1-5 16:43
首先器件有高度设置    package keepout层相应区域铺shape    然后设置shape高度   

不报错应该是DRC没 ...

$ d% _" R" o$ T$ o2 q" a我也这么设置了，还是不包错？DRC 哪层显示？不是top 吗？

eileendong

hwz2824262 发表于 2017-1-4 16:31
% B6 O& A" d1 r1.当然可以，习惯放置在areas里面的package keepout中
2.可以通过EMN将限高的信息导入板中。

高度的信息：
1）我研究了下，可以通过原理图里面的ptf（修改高度信息）导入。感觉优先级高于封装里面自带的place bound的高度。
2）emn 信息，打开看过，不知道高度的信息在哪里？；1608L_C-1-N  111111111111111111  L401
5 v- d; U% R3 \, E  144.6500    -13.1300       0.000  BOTTOM  PLACED
, {8 e/ y( ~; ^" t8 T我打开emp看到过，修改过emp里面的高度信息，重新导入，貌似不管用
+ e8 i: N4 h6 R8 g6 X& L% g$ }
5 I# B; S5 a( G0 N! _; l还请高手指点下
2 w! A# O& f+ I* Z

hwz2824262

eileendong 发表于 2017-1-9 10:36
1 y3 i! K# R6 |6 K$ {+ e6 x高度的信息：
5 s% t: u0 [- \, E) Y1）我研究了下，可以通过原理图里面的ptf（修改高度信息）导入。感觉优先级高于封装里面自 ...

$ g5 S/ ?$ e" @1 B# D. F) T6 i+ L1).可以通过导入IDF的方式将限高信息导入在package keepout中
6 N" W* X' t+ [5 d4 S! A( r+ J2). 元件的限高信息可以设置在package geometry中，这样就不会有冲突
5 X* r+ _6 F6 l5 P! D