ALLEGRO SI仿真求助！

ciciama2005

在用allegro进行SI 仿真时，已经设置了模型、电源地网络，
; f; }! v+ N2 i, L在选择网络analyze--si/emi sim----probe时出了问题。在出现的signal analysis对话框中找不到任何网络。
点击list of nets后选择一个网表文件（已做好的logic----create list of nets）后，出现了警告（“WARNINGS:Net VIN not found in Design”）
- m+ \, ~' Z+ ?' B0 M点击nets browser 同样也什么看不到？
5 D4 y& [& N0 q' l+ b2 o: p不知道这是为什么。请高人指点一下，谢谢。
3 b+ P8 G6 @7 M) O. p 未命名.jpeg (826.55 KB, 下载次数: 197)

2008-11-25 11:18 上传

点击文件名下载附件
下载积分: 威望 -5

hpy013

哎呀，和我出现一样的问题。还没找到如何解决呢。

hpy013

找到解决办法了，PCB文件名字不能有字母数字以外的。

REALLY

我的也是这个问题,今天改成英文名字后就正常了,呵呵。

dylan.chang

我也正在研讀模擬的流程
( \; M" Z8 ]3 n' ^6 P還走到實際模擬的過程
8 o, ?: Y$ M% ^# D  J7 Y3 ?- r多看多學
感謝啦

lyk07351

恩，上次我在做MODEL INTEGRITY的view时提示错误，后来把路径设置到没有中文路径做view的时候就正常了

taizitaizi

支持

taizitaizi

cadence不支持中文路径的

suiwinder

看来中文路径是一个很大的bug啊

wcn312318697

中文路径现在没问题了吧，我的都能用，主要还是文件名不能带中文的吧
) `/ }' x, l" T. t- _我说个问题是：想要自己建模型的时候，将TOP建在所在工程的子文件夹中，发现模型库中无任何VIA的模型，即使将model的路径设置成工程的库文件夹也一样，但是直接用probe提取的TOP当中却有VIA的模型。
于是，将自己所建TOP路径设置成工程所在文件夹（而不是其子文件夹中），问题得到解决。