找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 278|回复: 4
打印 上一主题 下一主题

[仿真讨论] How to Cost down PCB

[复制链接]

111

主题

124

帖子

1273

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1273
跳转到指定楼层
1#
发表于 2016-7-26 16:38 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
How to Cost down PCB
* S) W& L3 p" z! Y
% I5 G7 e( T4 j8 g/ O

' D2 \2 U0 g9 S) W% _
  • 1、如果设计的电路系统中包含FPGA器件,则在绘制原理图前必需使用Quartus II软件对管脚分配进行验证。(FPGA中某些特殊的管脚是不能用作普通IO的)
    2 U- M' a. U7 o4 G" O  C/ i
  • 2、4层板从上到下依次为:信号平面层、地、电源、信号平面层;6层板从上到下依次为:信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板(优点是:防干扰辐射),优先选择内电层走线,走不开选择平面层,禁止从地或电源层走线(原因:会分割电源层,产生寄生效应)。
  • 3、多电源系统的布线:如FPGA+DSP系统做6层板,一般至少会有3.3V+1.2V+1.8V+5V。3.3V一般是主电源,直接铺电源层,通过过孔很容易布通全局电源网络。

    5 i$ c+ G( D; C9 e2 C) Q/ P
  5V一般可能是电源输入,只需要在一小块区域内铺铜。且尽量粗(你问我该多粗——能多粗就多粗,越粗越好)
  1.2V和1.8V是内核电源(如果直接采用线连的方式会在面临BGA器件时遇到很大困难),布局时尽量将1.2V与1.8V分开,并让1.2V或1.8V内相连的元件布局在紧凑的区域,使用铜皮的方式连接,如下图:
2 f9 _" {$ ^" p" ?' b
1 z* w  U! C7 r, }1 Y0 R0 T
  总之,因为电源网络遍布整个PCB,如果采用走线的方式会很复杂而且会绕很远,使用铺铜皮的方法是一种很好的选择!
  c  u& N# t; l% _) m; i

* x+ I4 x9 F6 `3 m' c, u
  • 4、邻层之间走线采用交叉方式:既可减少并行导线之间的电磁干扰(高中学的哦),又方便走线(参考资料1)。如下图为某PCB中相邻两层的走线,大致是一横一竖。

      K! @: n/ G6 `4 U
% q" _0 n; x9 [) n7 c
/ D2 Y: K1 {8 `3 Y8 Z! Q) p! U
  • 5、模拟数字要隔离,怎么个隔离法?布局时将用于模拟信号的器件与数字信号的器件分开,然后从AD芯片中间一刀切!
    3 \9 w. _0 Q0 u

1 Q. i- a: M4 y, w3 K& e' U7 D, B2 D

( w0 n2 G& w  S9 U( J7 }4 H: d& ?
  模拟信号铺模拟地,模拟地/模拟电源与数字电源通过电感/磁珠单点连接。
& z# e& g) T; d2 ~# K, |% }# P' t, Q6 t
) @9 N- S; P4 U: o2 k; r
  • 6、基于PCB设计软件的PCB设计也可看做是一种软件开发过程,软件工程最注重“迭代开发”的思想,我觉得PCB设计中也可以引入该思想,减少PCB错误的概率。
    - |+ @' r* u( {5 ]4 G& L
. h% h5 P9 r) _9 F- F1 Q; q4 ^: t
  (1) 原理图检查,尤其注意器件的电源和地(电源和地是系统的血脉,不能有丝毫疏忽)

5 c5 D/ {# [' z0 ]  v
  (2) PCB封装绘制(确认原理图中的管脚是否有误)

1 T, s/ A% p9 Y( q
  (3) PCB封装尺寸逐一确认后,添加验证标签,添加到本次设计封装库
- q" F  D0 t' F& A4 @; H- l! l
  (4) 导入网表,边布局边调整原理图中信号顺序(布局后不能再使用OrCAD的元件自动编号功能)
6 M: B+ w( F: A3 h' U# P0 V- s
  (5) 手工布线(边布边检查电源地网络,前面说过:电源网络使用铺铜方式,所以少用走线)
$ z- z. C' J% B+ F8 X& q
  总之,PCB设计中的指导思想就是边绘制封装布局布线边反馈修正原理图(从信号连接的正确性、信号走线的方便性考虑)。

* y, Q4 B' j! w" P0 g8 \% M
  • 7、晶振离芯片尽量近,且晶振下尽量不走线,铺地网络铜皮。多处使用的时钟使用树形时钟树方式布线。

    3 L3 \! L, v% {9 b

# B" t# ?. Q: N9 O% b$ O; D
  • 8、连接器上信号的排布对布线的难易程度影响较大,因此要边布线边调整原理图上的信号(但千万不能重新对元器件编号)

    & c4 |, z/ E- s" t7 J2 H9 I0 ^
- ?. c2 x. D* _
  • 9、多板接插件的设计:

    " \* O1 q" G- t' u- M' z! G# i
% \! P5 {: R! k, I
  (1) 使用排线连接:上下接口一致

  ?1 F: u$ v) p! {1 v5 H/ ]
  (2) 直插座:上下接口镜像对称,如下图
3 g2 y1 c& e: W7 c+ \+ V/ x- y
2 X2 `9 l/ B% T- Z. h: ~9 t
  • 10、模块连接信号的设计:
    " y. o4 l' @* a+ }1 |3 p* ]1 n

& \) q, r% P% M8 O' t' |
  (1) 若2个模块放置在PCB同一面,如下:管教序号大接小小接大(镜像连接信号)

7 k( ^* P2 u7 P, v1 b9 e5 L

: E+ x1 I* w" _" Y
  (2) 若2个模块放在PCB不同面,则管教序号小接小大接大

) d' f$ r# E0 y9 e& E
  这样做能放置信号像上面的右图一样交叉。当然,上面的方法不是定则,我总是说,凡事随需而变(这个只能自己领悟),只不过在很多情况下按这种方式设计很管用罢了。
5 Y! ]+ `' \3 @( E8 W+ N$ i
  • 11、电源地回路的设计:- n; D: ]" W$ K+ G& \, F
    0 Y4 a, r4 S; {9 n3 j' E
1 A/ a: |* ?  O
  上图的电源地回路面积大,容易受电磁干扰

6 F3 i5 m1 l  C, t1 A) ~
  上图通过改进——电源与地线靠近走线,减小了回路面积,降低了电磁干扰(679/12.8,约54倍)。因此,电源与地尽量应该靠近走线!而信号线之间则应该尽量避免并行走线,降低信号之间的互感效应。
& U8 t. v1 X! ^. k
7 n: ]* d; x* Z# t& _" g6 E# Y

. h% C8 A. S: r7 L3 b1 X( s
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

32

主题

408

帖子

1443

积分

EDA365版主(50)

散热专家

Rank: 5

积分
1443
5#
发表于 2017-3-23 16:32 | 只看该作者
挺实用的资料
公益散热顾问咨询微信号:John_lsl

6

主题

28

帖子

58

积分

二级会员(20)

Rank: 2Rank: 2

积分
58
4#
发表于 2016-9-21 08:16 | 只看该作者
挺有用的!

0

主题

47

帖子

-8971

积分

未知游客(0)

积分
-8971
3#
发表于 2016-9-18 17:41 | 只看该作者
謝謝分享

2

主题

14

帖子

15

积分

二级会员(20)

Rank: 2Rank: 2

积分
15
2#
发表于 2016-9-1 09:05 | 只看该作者
謝謝分享~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-25 22:59 , Processed in 0.066106 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表