Allegro更改网表，Capture采用back annotate出现问题，求大神指导

shipaopao · 发表于 2016-7-4 08:04

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 shipaopao 于 2016-7-4 08:09 编辑

allegro中采用Net Logic将一组pin互换net，导出网表，然后capture中采用back annotate。结果capture中的操作是，将封装中的pin位置互换。如何保证原理图中pin位置不换，仅更改pin连接的net呢？