DDR3的终端上拉电阻电压为什么是电源电压的一半?

zsuhh · 发表于 2016-1-12 03:22

您需要登录才可以下载或查看，没有帐号？注册

x

如题，谢谢！

zlpkcnm · 发表于 2016-1-12 16:15

终端匹配电阻~~~看看协议呗~~~

蚂蚁乱舞 · 发表于 2016-1-13 09:15

难道说的不是参考电压吗

ljzyhjbfwh · 发表于 2016-1-13 11:04

DDR3的Vcent=VDD/2，即DDR3眼睛的中心电压保持VDD/2恒定。

ljzyhjbfwh · 发表于 2016-1-13 11:07

根据稳态时的高电平电压和低电平电压，推导出Vcent=VDD/2。另外，因此DDR3的Vinh/Vinl也保持恒定。

xiaoyu19890210 · 发表于 2016-1-16 18:26

个人感觉之所以这样，是为了让信号的上升时间和下降时间保持相等，如果是上拉到电源，在相同的驱动能力下，下降时间肯定会大于上升时间，反之依然。

zbt_25 · 发表于 2016-1-18 14:54

不懂帮顶

		自动登录	找回密码
密码			注册

推荐内容 /1