找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 343|回复: 7
打印 上一主题 下一主题

AD封装设计中勾了keepout

[复制链接]

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
跳转到指定楼层
1#
发表于 2015-11-14 17:03 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
客户在ad中将一个器件的fill设置了keepout(封装中设置),生产那边怎么也转换不出来。
3 ^$ E, A5 b- a3 E0 k' ]- L不明白为什么这样设计封装,通常keepout是禁止布线用,如需要转换出来不能勾上keepout8 S. [- \3 ]9 L3 _& h7 d

4 o) P4 T( f' ~! A

2015-11-14 16-59-43.jpg (12.04 KB, 下载次数: 0)

2015-11-14 16-59-43.jpg
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

0

主题

18

帖子

61

积分

二级会员(20)

Rank: 2Rank: 2

积分
61
2#
发表于 2015-11-17 10:13 | 只看该作者
这个会后期生产不出来??

点评

线路文件铜都没有出来 生产肯定出不来了  详情 回复 发表于 2015-11-17 15:51

24

主题

1031

帖子

6424

积分

五级会员(50)

Rank: 5

积分
6424
3#
发表于 2015-11-17 13:40 | 只看该作者
本帖最后由 5718366 于 2015-11-17 13:42 编辑 ; j9 u2 Y) x9 z; [
. G1 E4 [1 b. I+ |3 n% D
元件可能是从pads(或allegro)中导过来的,pads(或allegro)中的keepout跟ad中的keepout可不是同一概念

点评

看来pcb设计软件互导 安全隐患很大呀  详情 回复 发表于 2015-11-17 15:51

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
4#
 楼主| 发表于 2015-11-17 15:51 | 只看该作者
钮兆萍 发表于 2015-11-17 10:13% j1 e  ]4 [6 b$ w, I' ~2 k) W
这个会后期生产不出来??

+ ], N0 x* b( Z* Y& b/ N$ @线路文件铜都没有出来 生产肯定出不来了. L) B# Q9 y) q" m. h

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
5#
 楼主| 发表于 2015-11-17 15:51 | 只看该作者
5718366 发表于 2015-11-17 13:40  w0 H7 i7 [0 [3 X
元件可能是从pads(或allegro)中导过来的,pads(或allegro)中的keepout跟ad中的keepout可不是同一概念
, D) a/ }4 R; x
看来pcb设计软件互导 安全隐患很大呀5 g- a, F/ v6 {1 F

18

主题

282

帖子

907

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
907
6#
发表于 2015-11-24 15:20 | 只看该作者
EDA文件相互之间转换肯定要做CHECK,不可能完全做到全兼容

1

主题

39

帖子

1628

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1628
7#
发表于 2015-11-28 17:03 | 只看该作者
本帖最后由 悇泺 于 2015-11-28 17:05 编辑
, G. [% V9 Q( m+ a
% I8 R: N2 M/ y3 b# e有时候客户要求禁布顶层有电气属性的line、shape、via,所以才在封装库中做如是设置- W& r4 Q, M. @! s( c( T

Fill.png (28.65 KB, 下载次数: 0)

Fill.png

点评

那它要输出到光绘怎么解决?勾了就输出不了,不勾又影响禁止,矛盾呀。  详情 回复 发表于 2015-11-30 09:09

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
8#
 楼主| 发表于 2015-11-30 09:09 | 只看该作者
悇泺 发表于 2015-11-28 17:03
0 b" ?2 w$ X3 O/ s有时候客户要求禁布顶层有电气属性的line、shape、via,所以才在封装库中做如是设置

' i$ e2 M0 n5 Z那它要输出到光绘怎么解决?勾了就输出不了,不勾又影响禁止,矛盾呀。
5 K* H1 \% \4 S1 u' [' U. ]
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-8 22:59 , Processed in 0.063042 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表