VHDL的STD_LOGIC的9中取值的意义？

rainbowII

大家都知道，VHDL的STD_LOGIC的9种取值：
‘U’  初始值 ； ‘X’ 不定  ； ‘0’ 0 ； ‘1’ 1； ‘Z’ 高阻； ‘W’ 弱信号不定； ‘L’ 弱信号0； ‘H’弱信号1；‘-’不可能的情况，分别在哪些情况下对应使用？

* t0 k9 j) x+ Y
, B) p$ t' ^$ g9 ]. W4 B