PCB edit 中修改及添加Net的方法

qqtolm

环境：
& R: k- I( D5 H4 `7 w, H        1、cadence 16.6 x86;
方法步骤：
1 Z% ?) _8 d  k7 j  t* |% ~        1）1.设置。setup/User preferences editor
        将默认的保护开关打开，如下图所示：
        
        可以通过搜索功能找到“logid_edit_enabled”
3 K4 M! u& n! E8 k2)  运行修改网络Logic/Net Logic命令,可操作项目如下图所示
+ X1 |7 k* c  L# L2 v( O# l* \      
' y4 G% u6 x6 {  ]8 a0 }! Q& J     在此窗口当中，可以发现可以对net进行产生，重命名，删除；




3 H. I; i* i6 w% g, q. m

阿斯兰

这样更改完后，原理图会有什么变化吗

chrysalis

阿斯兰 发表于 2015-9-28 17:33
5 D' ^$ a% }9 x- ?  ^  R+ O% _# E& S这样更改完后，原理图会有什么变化吗

' r5 K$ l2 L) K% [对原理图没有影响，但是改变了PCB文件的网表。
* n2 Z( ^2 g. ~, A5 y在原理图和PCB分别由不同的人设计的时候，这种做法不提倡的。

qqtolm

我主要用在下面的情况：
1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接地，不知道在原理图中不修改PART的情况下，怎么修改？所以就想了这么一招；
, U- X/ Q( a7 K% ^
当然建议最好不要这么做。

chrysalis

qqtolm 发表于 2015-9-29 08:32
6 Y: l- Y; L2 }我主要用在下面的情况：
1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接 ...

* e# _& t7 r6 _9 |0 f) W' c1 d引脚不对应的话，网表怎么导入的？
7 U# @7 C8 w5 {; v0 V9 S4 D# I0 X

qqtolm

chrysalis 发表于 2015-9-29 09:15
引脚不对应的话，网表怎么导入的？

方法是原理图中选中PART,打开属性页。
增加NC名称，将对应的空引脚写入即可。


2 y( f% ]2 H7 ?* l+ e# q我现在的问题是不知道如何将这个NC引脚接地。
; B1 g/ o- P0 N+ s$ G, a) j

chrysalis

qqtolm 发表于 2015-9-29 10:30
方法是原理图中选中PART,打开属性页。
. R& i4 W; W6 R! y: r增加NC名称，将对应的空引脚写入即可。

: D/ s/ M" c% d  n/ I看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

qqtolm

chrysalis 发表于 2015-9-29 10:58
1 _; y$ c0 A# ]9 f+ x/ B  o看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

NC 属性是可以自己添加的。你可以在帮助中了解一下

chrysalis

qqtolm 发表于 2015-9-30 08:43
, a/ H) B1 E6 c+ S3 M6 CNC 属性是可以自己添加的。你可以在帮助中了解一下

$ n- ?: V$ b( A0 @+ [7 [我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
" F3 C. ^0 T) f) r. v/ r. b* [8 v添加了NC的pin和直接连到place no connect（在原理图上就是连上了一个×）有什么区别吗？

carol8688

學習了

xxelement

学习了

qqtolm

chrysalis 发表于 2015-9-30 09:27
我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
$ y2 [3 E6 [6 l8 W4 b添加了NC的pin和直接连到place no connec ...

不是一会事。使用NC引脚是因为原理图和PCB封装不对应：PCB中有多余的引脚后原理图中没有；
2 t! {4 q- o; h, a) Q7 P. \6 s

FelixPan

学习了

martin221

学习了。