PCB edit 中修改及添加Net的方法

qqtolm

环境：
5 T. F3 z8 o. E9 ^! e* R        1、cadence 16.6 x86;
方法步骤：
( w: L9 ~/ [% P3 y; g, z) A        1）1.设置。setup/User preferences editor
        将默认的保护开关打开，如下图所示：
        
4 R/ g3 c  I, N& R        可以通过搜索功能找到“logid_edit_enabled”
2)  运行修改网络Logic/Net Logic命令,可操作项目如下图所示
      
     在此窗口当中，可以发现可以对net进行产生，重命名，删除；
% B9 g" z: p$ L, j9 n/ J
0 k1 N# Q1 o2 J7 _# K
! H% M3 t* k7 i, W5 I7 l4 Y; K  \0 y

: A  q2 E* s, b5 p# x

阿斯兰

这样更改完后，原理图会有什么变化吗

chrysalis

阿斯兰 发表于 2015-9-28 17:33
6 c4 D" c# c8 g) n7 e这样更改完后，原理图会有什么变化吗

1 D2 a; I% f% a. W0 X- |对原理图没有影响，但是改变了PCB文件的网表。
在原理图和PCB分别由不同的人设计的时候，这种做法不提倡的。

qqtolm

我主要用在下面的情况：
) |6 ^' b' T* n1 W7 s 1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接地，不知道在原理图中不修改PART的情况下，怎么修改？所以就想了这么一招；

2 ]  x& h2 V0 Y6 x) l当然建议最好不要这么做。

chrysalis

qqtolm 发表于 2015-9-29 08:32
我主要用在下面的情况：
/ s5 N" K* u2 A: P' `: S) i. Q$ ?0 T 1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接 ...

) ~  ^( O& Y" Y# f1 N1 e; _引脚不对应的话，网表怎么导入的？
7 R/ Z9 o' ^( Z9 p1 Y$ D2 ?0 d

qqtolm

chrysalis 发表于 2015-9-29 09:15
" P$ H/ m9 X' X引脚不对应的话，网表怎么导入的？

方法是原理图中选中PART,打开属性页。
增加NC名称，将对应的空引脚写入即可。


( J4 B2 f; f; }, V& x& K! V我现在的问题是不知道如何将这个NC引脚接地。
2 {. _# v5 ~! T9 v# Z6 a

chrysalis

qqtolm 发表于 2015-9-29 10:30
方法是原理图中选中PART,打开属性页。
& g6 @4 e( c2 q" G5 x( F增加NC名称，将对应的空引脚写入即可。

看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

qqtolm

chrysalis 发表于 2015-9-29 10:58
看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

NC 属性是可以自己添加的。你可以在帮助中了解一下

chrysalis

qqtolm 发表于 2015-9-30 08:43
NC 属性是可以自己添加的。你可以在帮助中了解一下

+ c" K; @! n0 T0 D$ n我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
* t! F) O5 E( N9 y3 c1 _/ t添加了NC的pin和直接连到place no connect（在原理图上就是连上了一个×）有什么区别吗？

carol8688

學習了

xxelement

学习了

qqtolm

chrysalis 发表于 2015-9-30 09:27
我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
添加了NC的pin和直接连到place no connec ...

6 [: [: B+ _: \% G7 L不是一会事。使用NC引脚是因为原理图和PCB封装不对应：PCB中有多余的引脚后原理图中没有；
  A$ s5 `* o0 _& i3 ~

FelixPan

学习了

martin221

学习了。