自己叠了个22层板板厂说不合理请高手指正

65770096 · 发表于 2015-9-10 17:34

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

如图

65770096 · 发表于 2015-9-11 17:18

本帖最后由 65770096 于 2015-9-11 17:24 编辑

cloudy19880824 发表于 2015-9-11 16:12
7 K: w+ i0 n, p; X' }. l4 L7 ?恩，是的，即便用3.8的介电常数这个阻抗还是到不了90欧。4 k6 [) Q! ^2 y3 O7 L8 N. ~3 V
当然了，如果只有G02作为参考曾，G04不作为参 ...

只参考g02不参考g04有100欧姆这个是理论值吗？只是计算的时候选择不同的模型？
例如下图这种？能不能把你计算的模型和数值截图看看，只参考g02的和两面都参考的这两种的。
板子上实际的情况哪条线的阻抗是多少不应该是一个固定的值吗？信号线不是和他的上下面都会有关系的吗？

65770096 · 发表于 2015-9-10 18:08

本帖最后由 65770096 于 2015-9-10 18:10 编辑

ibe3250 发表于 2015-9-10 18:048 s5 [# S; ^3 Q! x: b# b
叠层没问题,是不是加工厂没有22层的叠加或阻抗的控制能力.LZ曝料下

是不是我的top和g02 g02和g03之间都用的pp的问题？应该是top和g02之间pp然后依次是core-pp-core这样下去到最后g21和bottom之间用pp？
一般的常规板子的压合是不是应该只有top bottom用pp 中间的都是core-pp-core这样的？例如上面的22层的对称的板子中间两层电源

cloudy19880824 · 发表于 2015-9-14 12:39

65770096 发表于 2015-9-14 10:44
* \2 C0 u' C' G8 e9 ?第一张图第二张图的区别在哪不是都参考的下面的平面吗？而且上面都没东西啊，我之前问过有人说是走线梯 ...

对的，两个图的区别就是一个是参考G02，一个参考G04，因为铜箔是附着在core上的，腐蚀的时候从上向下，所以肯定是宽的一面是core，由于SI9000都把参考层放在了下面，只是通过梯形的方向来区分就好

dzyhym@126.com · 发表于 2015-9-10 17:43

不合理能具体点吗？过于笼统不好分析

65770096 · 发表于 2015-9-10 17:47

就说不合理，我也搞不清楚。22层 2.2mm厚的板子叠层顺序就是上面的那样，你能看出来哪不好吗？

True · 发表于 2015-9-10 22:10

走线太细，间距太开，差分线都快赶上单端了

菩提老树 · 发表于 2015-9-11 00:03

确实有一些不符合常规。如果不是HDI板的话，一般G02到S03使用的是core，这样比较方便些。至于其他的应该问题都不大。另外有可能是楼上讲的，你问的板厂做不了这个板子

65770096 · 发表于 2015-9-11 09:33

True 发表于 2015-9-10 22:10# x z3 _ M, J4 o1 ]; x( Z! b4 d
走线太细，间距太开，差分线都快赶上单端了

那判定差分还是单端是不是应该有个标准，比如间距大于多少，或线宽的范围？

65770096 · 发表于 2015-9-11 09:34

菩提老树发表于 2015-9-11 00:03
6 i/ J" Z7 V3 M6 f( {1 r9 z确实有一些不符合常规。如果不是HDI板的话，一般G02到S03使用的是core，这样比较方便些。至于其他的应该问 ...

常规的做法是不是top bot用的是pp 其他都是core 然后用pp连在一起？

True · 发表于 2015-9-11 11:23

65770096 发表于 2015-9-11 09:33
8 d9 s) m6 `, C. p" B0 P1 a那判定差分还是单端是不是应该有个标准，比如间距大于多少，或线宽的范围？

间距大，差分线的耦合很弱了，线宽这么细，阻抗会差得很。线宽这么细，损耗也非常大。标准倒没有看到，还有 PP在上下层，还要买铜泊。

菩提老树 · 发表于 2015-9-11 12:48

65770096 发表于 2015-9-11 09:34
; E' L( n& J/ M9 S6 a v2 u2 a常规的做法是不是top bot用的是pp 其他都是core 然后用pp连在一起？

没错，确实如你所说，但是你现在的却不是那样的

65770096 · 发表于 2015-9-11 13:00

菩提老树发表于 2015-9-11 12:48$ z6 f+ D# `" }
没错，确实如你所说，但是你现在的却不是那样的

非常感谢！

cloudy19880824 · 发表于 2015-9-11 15:01

确实感觉这个线宽和线距，在当前的叠层下无法达到100欧的阻抗，大概也就80欧左右吧

65770096 · 发表于 2015-9-11 15:59

cloudy19880824 发表于 2015-9-11 15:011 }" c; V' ]4 o' d# S5 Z! J( D
确实感觉这个线宽和线距，在当前的叠层下无法达到100欧的阻抗，大概也就80欧左右吧

你们都是polar算的吗？

cloudy19880824 · 发表于 2015-9-11 16:12

65770096 发表于 2015-9-11 15:59
/ Y/ c: i5 O2 K8 A. y3 D5 K- Y1 h你们都是polar算的吗？

恩，是的，即便用3.8的介电常数这个阻抗还是到不了90欧。
当然了，如果只有G02作为参考曾，G04不作为参考的话倒是有可能达到100欧左右

		自动登录	找回密码
密码			注册

自己叠了个22层板 板厂说不合理 请高手指正

EDA365欢迎您！

推荐内容 /1

自己叠了个22层板板厂说不合理请高手指正