|
cousins 发表于 2015-9-5 11:40
' j7 L$ _" F$ T8 u+ q9 @2 t% ?0 z4 _1.这是大学数学基础...
' l! R R7 F: y; W0 @2.论坛里有现成的帖子& W: I0 l0 K+ d' L1 \ w
3.没理解你的问题。。。猜测性的给你个答案为影响信号质量 ... 2 |# K3 i& k; ?% ?5 r) F! O! M
谢谢你cousins
, [. A* H5 M' u9 Q1. 我有些些数学基础的,
% {; A2 ?" l4 |: Y/ U; f2. 论坛的帖子, 正在找......7 ^3 o. I6 b1 `
3. 想了解一下, 如何影响质量?影响哪个参数?+ o5 n9 G1 W* X# f/ t9 v
4. 这个结论, 似乎与我的客人的观点不一致。他们的观点是, 两端的裕量, 在器件选型的时候已经确定, 其它事情由PCB决定。9 X& U6 Y" R$ g, C5 x5 k/ X! W
# j6 \8 O5 a8 o8 a注: 我并不是SI 专员, 只是在邮件里读到客人有提及这一句” We want to update this layout to limit the length of SATA Lanes, and keep there the SATA loss below 6dB for SATA compliance." 所以想尽快,简洁的解一下相关的情况。
: _& n# {& r; z, ~谢谢大家!
0 I% ^. {0 H+ Q, C! J6 x/ j( ~
7 s5 W1 J! {- d5 B* t2 p, N; D" c$ E |
|