pads9.3 logic封装管角命名不能重复？

gx177

各位好！
用的是PADS9.3 LOGIC画原理图，
5 V- ^, e) @' r3 N$ zLOGIC封装时，由于有很多VSS和VDD，
导致CAE 封装不对，
想问下，PADS9.3里管脚命名是不能重复的吗？？
谢谢！

饭牛

没有严格禁止, 只是会警告, 如果嫌碍眼可以编个号, 区分开.

gx177

饭牛 发表于 2015-8-6 08:44
/ X& `+ k; u' V没有严格禁止, 只是会警告, 如果嫌碍眼可以编个号, 区分开.

, F0 K) Y/ y3 `+ i- c嗯 谢谢您。
4 N. o. E1 w& P, ^. X还想请教您一个问题，为什么在LOGIC中，有时候
9 g& V: A7 r) O+ E5 Z6 a3 g1 {我用SELECT ANYTHING 选中网络或走线，根本就选中不了，
需要先Select Net 才能Select 按thing 选中走线或者网络。

饭牛

gx177 发表于 2015-8-7 14:31
+ Z. z3 _' \$ E; V0 q' ?0 r嗯 谢谢您。
还想请教您一个问题，为什么在LOGIC中，有时候
我用SELECT ANYTHING 选中网络或走线，根本 ...

没出现过这种现象, 你换一台电脑或重装一下排查.
$ j, v* T1 U: b/ A# L+ h9 Q

gx177

饭牛 发表于 2015-8-8 09:37
没出现过这种现象, 你换一台电脑或重装一下排查.

2 Q* w. W5 L+ [恩。可能真的是我的电脑的问题
9 y' \7 t/ z* g* m$ m- k4 ^