找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 339|回复: 0
打印 上一主题 下一主题

北京7月培训心得

[复制链接]

5

主题

32

帖子

142

积分

二级会员(20)

Rank: 2Rank: 2

积分
142
跳转到指定楼层
1#
发表于 2015-8-3 15:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
      首先特别感谢杜老师无私的奉献,杜老师讲课条理清晰,诙谐幽默,听着一点都不累。主要内容涉及有电源、DDR、DVI等模块的布局布线及注意事项,每一块内容都有新的收获。. r5 U' V" H# h/ J& H) x! H3 H
    电源:电源设计首先要注意的是:
8 m$ `, |- @! s2 J& ~
     1、载流能力。线宽,铜后,层面,温升(电流流向该线上升的温度)
     2、电源通道(电源树):电流流向清楚
# D, t6 l7 R0 L+ K0 g1 h/ p8 Z# ]     3、滤波
8 t' I/ R' r9 M/ H+ X    如果带载能力要求较高,则最好选用开关电源。开关电源的特点是:带载能力强,但有强烈的EMI辐射,文波特性不如线性电源好。布局布线应注意:布局紧凑,电流流向清晰,添加适当的退耦电容。开关管的走线应尽量短粗,可以采用铺铜的形式;散热焊盘应两面开窗;采样电阻应尽量靠近电源芯片。
' H" \5 F& R' _' t8 ?# `    DDR设计需要注意的是:ddr走线可以分三组,数据线,地址线,控制线。每组走线要做组内等长,等长要求以layout guide为准,结合仿真;数据线等长以dqs为准。地址线,控制线以ckl为准;数据线最大不超过2500mil,组内控制在10mil;当等长与间距存在冲突是,以间距为第一;地址线误差范围应控制在50mil以内;对于ddr3来说,时钟信号与数据线可以不做等长(仅限ddr3);差分信号走线要注意线宽和间距,其中间距比线宽更重要;clk、dqs信号也不是必须走差分;Vref信号很重要。
2 E, S* Y& Y: h$ V
    当ddr芯片不止一片是,可采用fly-by(羊肉串)与T型网络走线,其中首选羊肉串方式(杜老师总结的真好)。' J4 d3 j& Z: c9 \3 w. `' _
    DVI走线,应注意四对差分信号的走线。以太网的除了注意差分信号,变压器下所有层禁止铺铜,走线尽量避免。
' p9 s0 p# S; f) c
* x0 N+ o1 _4 w/ g; i1 G

* U- A" J# z/ s; k' ?/ k! ?
, ^  J% l0 z. E/ z
( i9 I+ r- @3 h/ A9 I

; x  G. Z* X8 @5 ^% P
% \9 n  P. A) r
4 B, ~% w6 D2 h: J
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-22 15:34 , Processed in 0.476546 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表