VX11中铺铜的奇怪问题，怎么破？

老吴PCB

各位好，

9 ~1 W7 H; `: z/ e$ O% A! d" D
在从Allegro转到VX11的项目中，铺完铜发现下面奇怪的现象，自动避让形状不是自然的随目标形状而变化的，而是动态的距离不规范的形状。
5 Q& o$ ~/ ?! ]不知哪位朋友也遇到过类似问题吗？如何解决的呢？
0 D( s, J' b' t) w+ i感谢！
( ~; u9 y0 G/ A+ G  S6 l$ x

5 w/ F! }6 E6 u$ |

haoyingxiang

这应该是转换的问题，避让边界应该是禁布线把？如果是删掉即可，重新动态避让。请问你是怎么ALlegro转vx的求指导

老吴PCB

haoyingxiang 发表于 2015-7-22 20:58
* n6 U8 I1 {( f  J. B, F4 r这应该是转换的问题，避让边界应该是禁布线把？如果是删掉即可，重新动态避让。请问你是怎么ALlegro转vx的 ...

不是禁布，删掉后重新画还是一样的，整版所有的地方都是这样。先将Allegro转到EE792，然后再VX打开即可。
  m3 [+ i5 d1 U5 v

海龙

老吴PCB 发表于 2015-7-23 08:02
$ m/ t# v# Y4 y, [不是禁布，删掉后重新画还是一样的，整版所有的地方都是这样。先将Allegro转到EE792，然后再VX打开即可。 ...

allegro怎么转到7.9.2的？有没有操作说明？
0 n3 ]; [  ^: f1 j你提到的问题，可能在做盘的时候设置了东西，你看一下盘属性。

prince_yu

可否把出问题的这一小块PCB传上来帮你看看，既然是转换的，那应该只有PCB数据，你可以把其他的涉及到具体电路的部分删掉，只留出问题的这一小块区域，让大家帮你看看。

老吴PCB

prince_yu 发表于 2015-8-20 16:33
可否把出问题的这一小块PCB传上来帮你看看，既然是转换的，那应该只有PCB数据，你可以把其他的涉及到具体电 ...

感谢你的帮助，但设计数据无法上传。重新创建一个新项目，再将原设计copy过去，问题消失。
& U5 P8 ^6 Y% N% [8 I

cdef333a

到時候我在測試一下

75484702

应该是CES的问题吧