等长差分对走线疑惑

emanule

如果有一对LVDS差分线线需要走等长，但是由于连接关系，两根线无法做到完全的等长，那么我是优先保证等长呢还是保证差分？
/ f% n- l* _% q5 I; H, ~线长不匹配，会引起时序问题；而间距不一致，会引起差分阻抗的变化，虽然从这个点的角度来看是不符合的，但是整体看阻抗还是近似满足的，加之差分线本身的耦合就不显著。
一直在疑惑，希望有高人可以指点一下，谢谢！
# t9 E4 e- g, y( o; f* b如图
5 u! Y, q8 J* Y' ?/ W. c
$ P* p9 K7 N- C5 d- f4 B; d[ 本帖最后由 emanule 于 2008-9-18 13:06 编辑 ]

logo

本人认为，优先保证差分对内的信号相对等长，因为差分对信号的本质是两个等值、反相的信号，保证相对等长了就是保证了差分对内的两个信号的相位正好是１８０度．很多时候因为走线和器件pin分布等原因造成走线不能保持相对等长，因此在走线上经常会采取如楼主图示的方法，顺带说一下偶觉得楼主的图片中那个小突起高了点．另外差分的走线间距不一致，会引起差分阻抗的变化，在一定程度是可以接受的，因为差分走线也存在松、紧耦合形式，当然为了保证耦合和阻抗，差分对内的间距也不能拉开太大，一般是两倍线宽。

killerljj

个人感觉还是等长更重要吧，毕竟可以允许有+-15%的误差。

emanule

感谢楼上两位的分享，谢谢！

yadog

其实等长线之间容许的线差，可以根据信号速率来算下的

emanule

原帖由 yadog 于 2008-9-18 22:00 发表
其实等长线之间容许的线差，可以根据信号速率来算下的

' g/ u7 U& J! O2 ?" o. Y如何计算呢？
9 Q7 G! Q$ U0 R+ ^& u2 }6 f可否提供？谢谢！

armtt6

进来学习学习。

yadog

原帖由 emanule 于 2008-9-19 08:21 发表
3 v% i+ y7 {" ^6 X  v( i  T
1 c/ S/ H. y# _* R) e% y如何计算呢？
可否提供？谢谢！

6 `" T0 n$ J% X( |; L3 n
' r  T$ x! ]1 d( F比如 对于FR-4走线，取pcb走线延迟为150ps/inch（这里取个典型值）
' r$ R! K+ f" c+ T4 S% d: f7 x: _
9 ?6 S( k9 H$ X对于具体行业，比如要求差分对相位差不超过[email=1%@1GHz]1%@1GHz[/email]，
0 m' }8 v$ @' Q2 k9 B; Y那么就是要求走线失配小于10ps，
) @& c1 c  r0 ~/ u: T" R6 L再把这个时间换算成pcb走线就ok了

当然各个不同行业的不同应用，相位差要求各不相同，需要查阅相关spec
没有统一的标准的

forevercgh

jog out

emanule

原帖由 yadog 于 2008-9-19 16:15 发表
+ v& Y! h  M! f! a; h
; [, `! X1 N; c* M( \1 B
. P$ H- O9 b6 {2 O7 E; q比如 对于FR-4走线，取pcb走线延迟为150ps/inch（这里取个典型值）
  B- s2 n8 ~) ~9 r, k
对于具体行业，比如要求差分对相位差不超过1%@1GHz，
7 @" Z7 u. M; ^$ a) m/ [那么就是要求走线失配小于10ps，
再把这个时间换算成pcb走线就ok了

当然各个不同 ...

1 ^, z; v- I+ u; k/ W% j# K
' g  l6 G3 |: V7 g' U$ [谢谢您的回答，受教了，谢谢！

tigerish

其实主要还是看时序上面会不会有大的变化！

jiepcb

我也看了很多资料,同意12#楼的说法.

xdlifu07044

学习学习

forevercgh

等长与否直接影响到了共模分量成分的大小
间距问题引起耦合程度的变化进而影响阻抗连续性

michael_jnan

在无法满足既走等长又等距的情况下，建议优选走等长，在考虑等间距