6.13日allegro全流程设计实战-心得篇

流云逝水

       周六大中午出发，紧赶慢赶还是迟到了，呜呜！！！
' S! j+ @5 l% a: O9 k4 F  W       第一次到培训，这阵势有点大。我到教室的时候，基本已经没地方可坐了，只见阿杜老师在台上酣畅淋漓。
0 P1 |+ n9 c" z) A! V, r2 Q8 Y我似乎错过了什么............
      讲讲这天的知识点吧！我进来的时候阿杜老师在讲Placement相关的知识，好，就从这里开始吧！
$ \7 Z1 B" Z( f 1.Placement
( a0 |8 p* ~  M6 q6 j" _/ {(1) 用skill将symbol按照原理图位置摆放(看起来不错，不过没有skill)
+ O  G% r/ q" r# Q(2)quickplace 可以将symbol去不放到板外，就不用一个个去放啦
7 b8 Q  F) I. s' e0 i) X5 Q! ](3)机构件的摆放（之前所在公司，board outline&机构件的位置信息ME工程师都会做到一个文件里面，导入这个文件就可以了，
就不需要这样来摆放了）
$ N! m7 M4 K6 M/ E       1.set grid
7 s, t$ r9 A/ F# u       2.这里会用到snap,通常会用Arc/circle center,一般我自己还经常用到Intersection。
(4)原件摆放按照基本“先大后小”的原则，当然还有考虑很多因素。
2.constraint setting
5 E% k6 p1 V7 ~% M2 c1 Z% s/ K(1)spacing,same net spacing,group,class等设置
* f) o8 j% Q  k) x( k(2)Analysis Mode设置打开DRC
(3)SigXplorer进行拓扑设定，以及对相同拓扑形式的等长进行模板设定
4 c* ?3 `9 `. p& I, U, Q1 l3.routing
+ Z6 P5 R& [3 s! Z4 w(1)stack-up设定参数 （PP，阻抗控制等相关知识）
(2)Add power shape(多个power,add anti-each的方式,当然需要考虑重要信号线不能跨anti-each)
(3)layout一些常用操作的介绍
  v# K: l9 X! G9 e0 O4 o) D(4)team Design(之前一直用的sub-drawing，听说过Team Design,但是license比较贵)
" Z8 |# g0 r  W; S$ t0 V1 B1 n(5)文字面的处理
4.check&file
! L3 \) w6 _9 o, P8 C/ J(1)allegro里面 reports可以做一些check动作
(2)文件的导出导入，像DXF，pin delay,placement,parameters等等
+ E# b# z* Y, v4 @$ {5.gerber file
5 e7 W0 H. r' |+ D# i, Lgerber out的时候参数设定，常见的警告和生成相应的文件

3 ?; ]$ s. _* q( C- {根据个人记忆，我就写了这么个大概，课堂上许多的小细节还要你们自己去体验！课程很精彩！谢谢阿杜老师
3 t) C2 l7 n( @) A0 e

- z$ K2 h8 {: C! l! P' V6 k

dzkcool

记了不少，如果能把跟培训讲的不一样的地方分享给大家就更好了。

onehair

流云逝水

dzkcool 发表于 2015-7-1 13:06
记了不少，如果能把跟培训讲的不一样的地方分享给大家就更好了。

; k. o3 F9 T; l恩恩，下次再好好分享
* {0 Q1 z) {& S: b1 h" V3 I+ D
% n$ L3 O& f, U" T9 ]