sigrity DDR仿真的 rise time

嗜血大能猫

DDR 仿真中 analysis options 中 rise time 需要自己设吗？设了这个好像没有用

菩提老树

嗜血大能猫 发表于 2015-6-14 10:08
回版主，损耗小是整体损耗小，所以觉得是自己没设置好。在提取S参数之前只设置了叠层，电源和port（负极选 ...

' f0 Q# {$ I- o9 _; F. \/ R4 N楼主，你这样讲，设置应该是没有问题的。因为你没有说长度是否一样，我可以问我是不死你的长度不一样呢？按理说同一块板子，如果长度一样，其损耗不应该有via的会比没有via的整体偏小。是不是会有很多谐振点呢？能否把spd文件发出来看看。值得怀疑这个结果。

嗜血大能猫

菩提老树 发表于 2015-6-14 10:55
. m, W- ]4 m5 P3 p楼主，你这样讲，设置应该是没有问题的。因为你没有说长度是否一样，我可以问我是不死你的长度不一样呢？ ...

% `3 {- I9 R7 `( V: m好的。请版主帮忙看下DQ7的损耗明显比dq12和DQ14小。按理说DQ7应该跟DQ4的损耗差不多的。他们都是2个过孔，等长也相差不大。

菩提老树

ann_wz 发表于 2015-6-13 11:16
, _; M2 Z- o3 s4 M敢问菩提老祖，过孔在powersi里面怎么设置模型，我如果提取pcb的s参数，是否需要设置，怎么样设置呢，，
...

via主要是由PCB转化的时候得到的参数，在PowerSI中主要是设置您的plating。具体设置在上面的帖子中已经有，可以参考。

菩提老树

这个需要自己设置，自己算出DDR的Rise time

嗜血大能猫

好的。谢谢版主。我把rise time 设成300ps后再仿真为什么波形rise time没有改变？还有我同样抽取了2根数据线，1根有2个过孔，1根没有过孔，反而是有过孔的线S21 DB更小（在800HZ时有过孔的-0.16DB，没有过孔的-0.34DB），是不是还要设置过孔的模型？

l888888h

是用speed2000？
3 o. s  |! J8 k- ?. D9 z

菩提老树

嗜血大能猫 发表于 2015-6-12 16:26
% o9 J7 S) n- d& X好的。谢谢版主。我把rise time 设成300ps后再仿真为什么波形rise time没有改变？还有我同样抽取了2根数据 ...

via model 也是要设置的。至于损耗小，是整段小，还是800MHz的频点小呢？

ann_wz

菩提老树 发表于 2015-6-12 21:47
via model 也是要设置的。至于损耗小，是整段小，还是800MHz的频点小呢？

' x; {3 k. G" X敢问菩提老祖，过孔在powersi里面怎么设置模型，我如果提取pcb的s参数，是否需要设置，怎么样设置呢，，

ann_wz

菩提老树 发表于 2015-6-12 15:38
; W+ I! i! K: E3 c9 L! f这个需要自己设置，自己算出DDR的Rise time

; V" N* \& x  Y0 rddr的rise time 也是 10-90时钟周期 T 吗，，还是会更小一点，应该怎么样算呢，，，菩提老祖，，

嗜血大能猫

回版主，损耗小是整体损耗小，所以觉得是自己没设置好。在提取S参数之前只设置了叠层，电源和port（负极选了离正极最近的GNDpin如图），至于过孔模型如图只设置了outer coating material 种类 。

嗜血大能猫

仿真波形的rise time 多少是由IBIS模型决定的吧？仿出的波形上升沿比较抖，请问软件中可以调节吗？

菩提老树

嗜血大能猫 发表于 2015-6-14 10:22
仿真波形的rise time 多少是由IBIS模型决定的吧？仿出的波形上升沿比较抖，请问软件中可以调节吗？

不仅由IBIS决定，还取决于你的仿真速率和trace长短，via数量等等。

嗜血大能猫

菩提老树 发表于 2015-6-14 10:55
楼主，你这样讲，设置应该是没有问题的。因为你没有说长度是否一样，我可以问我是不死你的长度不一样呢？ ...

9 m5 r8 x7 b5 ^+ {+ ~版主大大，https://www.eda365.com/thread-109884-1-1.html这个问题也帮忙回个呗。
- I, D0 @6 ^1 T$ F1 ]8 {

嗜血大能猫

顶起来