求《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件

jason1937

请问能提供《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件吗？我照着书本，还是完成不了。
比如：
, F# a0 S+ ^, F! Q. M7 t# i
8 g$ }4 M1 e+ s% y
( b# V+ b3 G3 x8 ~( U& Y: o6 X4.12节怎么摆放都有DRC；
$ w% K- q* ~  r$ V7 }3 c* s4.15调整不好交叉鼠线；
....
$ }, \: |6 ?: r" H（可能我太笨了）


! t" H* S- \& T$ ]  Y无法进行下一步，特请高人发布一下文件，谢谢！

5 d+ l/ ?. x/ h" w2 J" X! H* H

jason1937

4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？

yuju

DRC可能使DIE pin之间的间距小于你的约束值， 交叉鼠线存在不代表就不好呀，鼠线是直线路径显示，不要太在意。

yuju

jason1937 发表于 2015-5-29 10:33
, g: \9 x7 d7 U1 n) k  O) O* @$ H4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？

; o/ V& J+ e, Z$ I' R可以不用放置在die flag, 有位置就可以咯。

MaxEnding

同求

lgj0810

每一小节的工程保存文件