求《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件

jason1937

请问能提供《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件吗？我照着书本，还是完成不了。
) D/ u3 ?; O- c/ K. ~8 Q, C比如：
, R, H6 `# C+ f2 G0 D
3 U6 @4 ^; ]9 Z5 l
$ t! j  H0 c& M" I/ x0 a) ~# s  C4.12节怎么摆放都有DRC；
4.15调整不好交叉鼠线；
....
1 ?! {5 ~2 y3 i- ?8 d" B$ P（可能我太笨了）

* A- \, Q9 E& }# c
无法进行下一步，特请高人发布一下文件，谢谢！
  Z# g) x$ M; g4 t
3 k$ P8 R2 M  d$ v" w& y

jason1937

4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？

yuju

DRC可能使DIE pin之间的间距小于你的约束值， 交叉鼠线存在不代表就不好呀，鼠线是直线路径显示，不要太在意。

yuju

jason1937 发表于 2015-5-29 10:33
2 S6 Y7 T0 {( C7 x' {7 o2 o4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？

可以不用放置在die flag, 有位置就可以咯。
  c$ u. }% Q( R- w, e" b

MaxEnding

同求

lgj0810

每一小节的工程保存文件