找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 3102|回复: 68
打印 上一主题 下一主题

allegro新手学习记录贴

[复制链接]

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
跳转到指定楼层
1#
发表于 2015-5-16 10:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人新手,最近才认真接触allegro,因为是学生,所以时间会比较多,此贴会持续更新,希望各位大虾指导。欢迎吐槽,不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图:: e! g' g/ z& J+ r! M3 m
" S: e$ p" f* K* A4 n) _
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏4 支持!支持! 反对!反对!

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
推荐
 楼主| 发表于 2015-5-25 11:17 | 只看该作者
今天在网上收集的一些资料,大家可能不需要~实在太基础了~~~~~然而对于我并非如此:, ~- [! u# [& _" f$ \4 `. v) {
VCC、VDD、VEE、VSS的区别
( s3 o% \  q1 y0 G7 d1 v5 E9 F9 Y5 H$ A5 j2 |! a; u
# j) v# A2 C" _+ f, e- @* X7 X
  电路设计以及PCB制作中,经常碰见电源符号:VCC、 VDD、VEE、VSS,他们具有什么样的关系那?
9 m2 K. V  C1 x( N2 P* h& h  一、解释, x( `: j' E' }" r
  VCC:C=circuit 表示电路的意思, 即接入电路的电压- V- s8 n1 M' [* O7 l$ y
  VDD:D=device 表示器件的意思, 即器件内部的工作电压;' c3 {; M. G( r" t7 Q6 u
  VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压) m8 I* g8 z5 ~4 P. A! }3 U
  二、说明( n5 r( f9 i) D/ \: l
  1、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。
1 n2 [) R2 d# N5 t; }2 c. O! g  2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。
  ~/ W. i8 h7 `% _  3、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。
8 [$ t7 [' v7 E/ r  4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源
# E4 T8 P6 P, F' |+ G) [7 H  另外一种解释:2 ~5 e6 Q/ A% I/ U% ~
  Vcc和Vdd是器件的电源端。Vcc是双极器件的正,Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C,和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss,含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.8 d; G! U# D+ @1 J0 e8 F9 ]
  Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台9 m+ i; `8 w2 o- H% _
  Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上
7 Y% g7 e) N2 n* `  Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.
1 C+ d, N5 @1 A/ T1 U  Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.& b1 R7 |! M4 X' I
  Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台$ f8 l  i. J, [: L& U
 /*******************************************************/2 H8 j; O( a* i4 E, \$ b" a
  单解:
( ^! D" A9 u) {( p% a! j* J; P  VDD:电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)! t1 w5 A9 v% t
  VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)5 D1 q( h. u( w: @
  VSS::地或电源负极
0 z: ^6 f( k+ b* i4 Y- l  VEE:负电压供电;场效应管的源极(S): w' t/ v+ S' N4 Y2 {+ c7 ?
  VPP:编程/擦除电压。# S2 I! n  b  r6 x- `6 K+ [4 c
  详解:: n8 e1 i- \) D0 ]" Q+ k
  在电子电路中,VCC是电路的供电电压, VDD是芯片的工作电压:$ Y7 T/ U5 l( w2 l  j/ Y. H
  VCC:C=circuit 表示电路的意思, 即接入电路的电压, D=device 表示器件的意思, 即器件内部的工作电压,在普通的电子电路中,一般Vcc>Vdd !
: k; C& v& N4 p5 X% p  VSS:S=series 表示公共连接的意思,也就是负极。
+ l& s# ]  o" X; w( I  有些IC 同时有VCC和VDD, 这种器件带有电压转换功能。7 c% d8 u: M5 w, U" z
  在“场效应”即COMS元件中,VDD乃CMOS的漏极引脚,VSS乃CMOS的源极引脚, 这是元件引脚符号,它没有“VCC”的名称,你的问题包含3个符号,VCC / VDD /VSS, 这显然是电路符号。5 b% V# g1 u& h# X8 @% J( Z

5 o5 l9 F- _5 y3 U! i4 L. {

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
推荐
 楼主| 发表于 2015-5-16 13:42 | 只看该作者
下面是今天看到一些为I觉得好的资料,给大家分享下:6 C/ J1 j7 ~2 H$ L# `: l
Allegro画元件封装时各层的含义; X( n( x, w, J4 f6 l& ]- u
pad目录* q+ F- G8 S1 K

9 O2 [, x, g3 l9 l, L6 U& v- m

; Z+ g- C; y$ F7 g- h! d/ p- _7 w/ cpsm目录(或者把PSM目录分为:shape目录、flash目录、package目录)& K6 a( A) v( N
( k) D$ M  I# O1 V( h. V) [
  G* x! G- K6 a* [: F; E& K5 s

0 @& n5 |- b0 v3 v1 ]. k" Y* L; d
7 Q3 l! j' t: }
封装制作步骤(前提是焊盘建好了~)
7 q9 C7 P/ X; B1、添加管脚,可用 x 0 0 命令来定义第一个点的位置;, |! x4 g- C8 B8 X  Y/ ?

: }0 f1 M6 d' L/ |1 n' s9 @% f

( y+ j* Z' D6 d& P" e3 e" ~0 f2、添加装配外形,设置栅格25mil,选择ADD->Line
# ]7 r, n0 ?3 O. ~0 ?1 S. B' }2 Uclass和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP;0 B. p. T7 i  z5 }
   添加丝印 0 f7 L1 T5 G& v; c7 Z, T
class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;
) x' v6 p; z; C4 }3 e& R
* D8 ^' M9 P, H+ S# m
9 d+ \" J8 n6 y8 f+ t% b$ ]
3、添加标号RefDes* B; O" M4 o7 T; j) M. n; \# j
class和subclass 为 REFDES/ASSEMBLY_TOP;输入U*;放在器件的中央;
. p. ^! k6 [6 rclass和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV;放在器件的中央;" W  T1 g3 [& [& j$ I! |' ^' V
: ~; A- _+ h# [: T: r1 S9 @
! G! s" h; Z2 i- q; w
class和subclass 为 REFDES/SILKSCREEN_TOP;输入U*;放在器件的上侧中央;
3 A6 H' A7 w. _class和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV;放在器件的上侧中央;
6 j. [7 K' E/ ]: \  O, }
9 c  V9 F! F; b, Z7 {  e* u

, [$ y; Y0 j  {6 \! w4、生成封装边界,点击SHAPE ADD;画出封装的边界。可以检测器件没有放重叠;
6 ~( A8 }6 N0 G" x! j+ Jclass和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;
6 }' I! x5 Q) C
3 C9 i1 \1 ^' X, t) u

! y3 s$ c' j8 h$ z! w5、定义封装高度(可以选择)( X/ y7 n% C1 x3 H, e9 }& z. C
选择Setup->Areas->Package Boundary Height;
: x4 n5 B4 o. |; e, z; Zclass和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;. u/ t( Z6 l: s$ h' ?. c6 t
点击刚才画的封装边界,输入高度;
# x2 r$ D! C  g. A# T* c% t3 l. U) G: g, M) i, B
/ W( ?+ Z! Y' {" j
6、添加测试点不能添加的区域(可以选择),点击SHAPE ADD;添加阻止测试点放置的区域;
* U( b' Q/ ?! B! q6 ?5 bclass和subclass 为 Manufacturing/No_Probe_TOP;
9 j! T, y; H+ j+ d! d4 }
" K0 R% n/ t) S* _1 a
5 C# Z' u; ~: P, k
PCB封装的一些规范:
& @) s4 N" i5 h1、在LOLDERMASK_TOP层定义的大小规则:在尺寸允许的范围下,相对BEGIN LAYER层,可以大10mil(两边相加,# v( [1 K' F7 C6 d( m& S
   一边就是5mil);在小尺寸下,大6mil;
6 Q8 o5 Y% c, u* Q6 U" G& \; ^
$ m0 N4 w* q" p

! W- g' x5 s8 n3 J4 b2、对于普通的通孔器件,REGULAR PAD 比DRILL 大20mil; 其它特殊通孔视情况而定,比如说打的过孔可以只大10mil;. u5 X& x  O9 Q) ]. J$ C
! l5 \1 q" @9 c7 B% k- m

/ j; d( c* a/ o' G3 G5 r3、对于普通的通孔器件,THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil;其它特殊通孔视情况而定;
$ R2 \  p/ ?! g3 ]
; n2 e% b& k) w
' r! H' Z" b8 [, ~
4、做器件时必须把DATASHEET做上标记,DATASHEET的名称改为所做器件的名称,然后拷贝到集中的目录;
3 S# z9 W8 j9 P3 r* x, ?7 e/ l4 j$ u( L9 L# k  Y
% v- z# p' O" B9 P2 D% ^
做双排封装的时候
. C8 F9 `! G3 g+ O1、 e   = e;& B1 Y7 v" i/ E. ?' g% B! Q" @
2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;
0 L; ^* W$ _3 q3 v+ A3、 E   = Emin - 20mil(0.5mm);4 H; s# Q: }! t6 A9 S! c
4、 D   = Dmax;5 L8 T$ {8 x' b" x: b6 k/ d
1 M" ]' ]7 L3 A% o
/ x8 B0 b2 c8 q6 h! U
大部分是复制的,莫喷。
3 J  B( z% o5 _% k1 P3 ?

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
推荐
 楼主| 发表于 2015-5-16 14:17 | 只看该作者
焊盘制作各层介绍:
9 P3 P% }$ y- N2 B3 Q; m( a  B  m! u0 e# [, s, S3 T! b- t3 @3 ]
silkscreen top:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。  
assemly top:是装配层,就是元器件的实际大小,用来产生元器件的装配图。也可以使用此层进行布局;外框尺寸应该为元件除焊盘外的部分(body size);  
place_bound_top:是元器件封装实际大小,用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸,大家可以去网上下载软件LP Viewer ,我装的是LP Viewer 10.2,也许现在有更高的版本,这里有国际标准的封装及尺寸,画元器件焊盘及封装的时候,可以参考这个软件。
2.
2.1 Regular Pad:具体尺寸更具实际封装的大小,可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief:热涨缩间隙,常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.3 Anti Pad:抗电边距,常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.4 SolderMask:通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask:通常和规则焊盘大小相仿。  
2.6 Filmmask:应用比较少,用户自己设定。
  
再次归纳:
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM,因为两边都要露在外面。
盲孔要有SolderMask_TOP,因为一边露在外面。
埋孔焊盘不需要SolderMaskPastemask,因为都在里面。8 L. _9 n' t7 h' Y8 ]$ g& Z
) n& p8 n, f" e" A  p
' J0 m7 l; L1 d4 H. E/ ~
7 B5 o& ^! Y9 [
6 U- t& }0 m% T' q

点评

写的很不错!!!!!!!!!!!! 实际学习就是这样 多练习 就会了  详情 回复 发表于 2015-5-25 11:04

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
2#
 楼主| 发表于 2015-5-16 10:44 | 只看该作者
现在,问题就来了,谁能告诉我allegro总class和subclass得具体意义?因为最近在画封装,不太清楚这些层的意义,在网上倒是看到一些,但是并不全。下面我会上传我找到的资料。" V  ~3 a1 @# E" D
% I" |9 c# K0 m* A- F; u
Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71) 9 M( d1 q4 U, R2 D2 r7 w

  d! P; `8 h# {/ d5 [! u$ J4 O* H
& R9 [+ j( J, x- I( B0 o; e

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
3#
 楼主| 发表于 2015-5-16 10:45 | 只看该作者
别沉

28

主题

2345

帖子

8894

积分

六级会员(60)

Rank: 6Rank: 6

积分
8894
4#
发表于 2015-5-16 11:54 | 只看该作者
周末人少,不过这样的帖子早晚得沉。。# ?( E& ]5 }& K$ t9 }3 ^, n. T% s
class和subclass顾名思义,就是组的意思。
5 }5 u9 r% L! d5 ^把相关的层面分下组,就是现在的class了。而sub就是把相同的实体放到一层。
. W2 W7 o. ~0 |; B  Z2 W. |. |这个用文体不太好表述,你用的多了,就自然理解了。
) W; f! u( _8 f4 {9 H% \关注几个重要的subclass,比如solder,paste,silk,这样,对于其他那些组,也就慢慢理解了
又累又out...............

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
5#
 楼主| 发表于 2015-5-16 12:49 | 只看该作者
kinglangji 发表于 2015-5-16 11:54
$ N2 Y. L5 l: Q- i5 e3 L  k周末人少,不过这样的帖子早晚得沉。。& a6 U& i. J$ W) f
class和subclass顾名思义,就是组的意思。8 u* G7 Q6 \- ~
把相关的层面分下组, ...

, i7 {7 e% ?/ r) Y6 E$ s; M& u4 ]& L
- ?& V" O$ q1 V. N( C' E

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
6#
 楼主| 发表于 2015-5-16 13:26 | 只看该作者
http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息,分享一下~

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
9#
 楼主| 发表于 2015-5-16 14:58 | 只看该作者
今天就到这。

27

主题

496

帖子

3678

积分

五级会员(50)

Rank: 5

积分
3678
10#
发表于 2015-5-16 16:26 | 只看该作者
果然牛逼呀,我也刚学

点评

一起 一起。  详情 回复 发表于 2015-5-16 20:09

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
11#
 楼主| 发表于 2015-5-16 20:09 | 只看该作者
xiesonny 发表于 2015-5-16 16:26( d: p' W2 ?( z( S5 C0 W6 F& J
果然牛逼呀,我也刚学
9 `; V- a0 Q4 v' q9 h4 O1 h2 a. U
一起 一起。2 S( R1 n' b2 y  j

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
12#
 楼主| 发表于 2015-5-17 15:58 | 只看该作者
今天做了一个有极性电容的封装,如图,下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2)
5 ]. Z1 X+ @. W; Z8 X

63

主题

967

帖子

3164

积分

五级会员(50)

Rank: 5

积分
3164
13#
发表于 2015-5-18 10:09 | 只看该作者
为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

点评

有道理,还是关掉好看,或者换格点颜色  详情 回复 发表于 2015-5-18 12:36

9

主题

96

帖子

735

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
735
14#
发表于 2015-5-18 11:13 | 只看该作者
俺也在学习。。。。

点评

一起一起  详情 回复 发表于 2015-5-18 23:26

27

主题

496

帖子

3678

积分

五级会员(50)

Rank: 5

积分
3678
15#
发表于 2015-5-18 12:36 | 只看该作者
longzhiming99 发表于 2015-5-18 10:09) f, R. l3 L1 W7 U8 n9 K
为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好
8 p+ ]6 i7 u5 V3 |, y! n& C' z
有道理,还是关掉好看,或者换格点颜色

点评

好~我试试  详情 回复 发表于 2015-5-18 23:26
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-2 19:51 , Processed in 0.073585 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表