allegro 16.6 导入网表,PSM/PAD/DRA文件齐全，仍然提示一下错误

fangxiaoyan

7 b" j) {8 y1 y) ^$ @) {如题，allegro  16.6 导入网表出错，调用别人的封装，错误信息如图1.
! ?7 r. ^/ y9 ~6 J) `& l, t
2 L; r% c: Q% P4 M) g& N% }, ?  提示封装的引脚缺失，共有10个元件的封装

% ^5 c; B; l8 J2 ^0 Z, E打开其中一个DRA文件，发现缺少引脚，如图2所示
/ }" |- x0 J- D. P$ k. F) A

% v, s8 G* }; S8 S这个封装文件在别人的电脑上可用，不缺引脚，而且PSM/PAD/DRA文件齐全，为啥调用过来出现这种错误？

' T0 n& r1 v' d. w2 B5 s+ G! ~7 }
请问除了重画封装，补上引脚，有没有其他方法？

fangxiaoyan

dzkcool 发表于 2015-4-17 09:26
# \2 y; \5 x( J+ H  `5 edra文件里面要有焊盘才行。
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

导出封装成功，可以看到FPC_10_0_5M  正常 ，图1.

& L. W, @0 b" t8 ~  ]# l回看原理图这个元件，图2，图1和图2引脚一致，
4 L8 \5 d2 @3 M  f) F
. ~6 m4 |' G$ p+ @& j
& U. G8 O: k: M' d0 D( j但导入网表时提示[size=14.3999996185303px]FPC_10_0_5M[size=14.3999996185303px] 缺少引脚，图3
[size=14.3999996185303px]

[size=14.3999996185303px]
& n! B" c& }; X- @" X' n4 H
. [1 D8 {+ F* e, k3 o% [[size=14.3999996185303px]编辑原理图的这个元件，并没有看'UART'脚。
6 ?  C2 ~. H* o! P) h
3 x% J6 s/ D: B
' R0 s. R! g# Y( O6 q封装重画，原理图这个元件重画，仍然有这个错误。
9 m8 @. d* t0 Y: r: M0 w

4 g4 F7 m9 z0 V$ D% q( e$ a3 O/ _$ N求教！

fangxiaoyan

dzkcool 发表于 2015-4-21 13:05
我没做任何改动，只是导入了一下网表，没发现什么问题。

0 y" ~; L# `' b6 y9 k, R8 F我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板框内，其他的元件可以放置。

. N" U( `" S0 G跟生产网表/导入网表的设置有关么？
  M7 z' {9 k9 z- \0 G

dzkcool

fangxiaoyan 发表于 2015-4-22 09:43
现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了 ...

" E) w. h2 g. N- K8 f+ r0 k+ ~! l7 z4 ?估计跟1、2有关。
2 U- y- f$ E5 N/ U. j- I, L% n: N实在看不下去了，大哥，你才是楼主，不要老是称呼我是楼主
' K0 I% E# s' |# O6 k
6 @' J4 {9 j( }0 `4 ^; \

fangxiaoyan

没人知道么，还是问题太幼稚了？

dzkcool

dra文件里面要有焊盘才行。
9 z# O8 t& ]$ ]: N3 I/ K- K! x# p8 W你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目录下，然后再导出封装。

fangxiaoyan

dzkcool 发表于 2015-4-17 09:26
dra文件里面要有焊盘才行。
2 d/ l6 n) U3 O7 X- F: K你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

同事直接发的封装文件。现在打算重新从同事的板子导出，再试下。
: c2 N2 \6 ?  E2 C" n. j

dzkcool

原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
2 k' G+ ^- l7 K. ^2 x如果没问题，把原理图和封装放上来看看吧。

fangxiaoyan

dzkcool 发表于 2015-4-21 08:26
原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
8 t5 g% i/ \* k. W9 c  ~如果没问题，把原理图和封装放上来看看吧 ...

, m1 g' d7 `' E! S' {检查完毕，没有其他元件用到这个封装

dzkcool

fangxiaoyan 发表于 2015-4-21 10:15
检查完毕，没有其他元件用到这个封装

我没做任何改动，只是导入了一下网表，没发现什么问题。
FT232-eda365.rar (43.18 KB, 下载次数: 2)

2015-4-21 13:04 上传

点击文件名下载附件
下载积分: 威望 -5

; z' W5 q' X% G7 Z5 \2 ]8 A

dzkcool

fangxiaoyan 发表于 2015-4-21 17:32
& h" f% b4 r( H我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板 ...

% S9 z3 g8 R& p$ i7 y5 r' g我直接用第一方导入，没任何问题。
$ f  j. Z' _+ H: y% h$ S

fangxiaoyan

dzkcool 发表于 2015-4-21 17:53
我直接用第一方导入，没任何问题。

/ C/ O. t! N" E9 P* P那找不出问题的原因了。

dzkcool

fangxiaoyan 发表于 2015-4-21 19:06
( c. T1 Z; v- I那找不出问题的原因了。

你在我导入的PCB上再重新导入一下网表呢？

fangxiaoyan

dzkcool 发表于 2015-4-21 19:08
你在我导入的PCB上再重新导入一下网表呢？

& O1 \; }/ n! N) w: N, H需要先导出网表，再重新导入网表？

dzkcool

fangxiaoyan 发表于 2015-4-21 19:15
需要先导出网表，再重新导入网表？

先从你的原理图中导出网表，再用我的brd导入网表。
5 G- ~! ?/ g; _1 F8 X: A- o8 @

fangxiaoyan

dzkcool 发表于 2015-4-21 19:08
1 ]. i5 Z( ?/ E5 i你在我导入的PCB上再重新导入一下网表呢？

/ X" O/ n# t" Z/ V9 P$ r" d, g导入的选项如图1，
/ n* U& ]9 b  y2 c
导入报错如图2，
  Q& C# f9 @7 {' ^. y( y