siwave v4.0 仿真中断求助

maxswellyqp

本人初学 siwave，正在使用 siwave v4.0, 正在做 package PI 仿真，一直报出
# \3 o5 L+ u- h& q" g  t/ N$ Fsolver failure, 提示说 BW L matrix is singular, 请各位大侠指教，折腾一个星期，没有任何结果。
多谢了。
1 }6 p. t0 P6 ?0 R1 M

菩提老树

如果方便，可以把工程文件放出来，有可能是你现在的版本低。

maxswellyqp

1 E) K3 O8 s  U% ]) C

菩提老树 发表于 2015-2-12 12:35
# A9 x. c4 z# ~- p$ P9 N如果方便，可以把工程文件放出来，有可能是你现在的版本低。

你好，由于工程文件在服务器上，不能直接发到网上，我能发的只能是 mcm文件，你有兴趣帮我看看？如果可以的话，那我就把这个mcm文件发上来，
" j# ]! k: p% Q4 G! U. C我用最简单的单端信号 s参数仿真，也报了同样的错误。

补充一下： 我指的服务器就是 一个无法连接网络的电脑，并且文件只能进不能出，望了解。

maxswellyqp

菩提老树 发表于 2015-2-12 12:35
如果方便，可以把工程文件放出来，有可能是你现在的版本低。

我用 siwave 5.0 版本仿真，总是跑到 30%就停了，没有任何提示，怀疑是没有破解好，
9 u/ V% X6 A% l. K1 r

! Q- v) z  y5 n% h3 g9 ~并且有时候 v4.0 可以仿真的 case,用 v5就不能仿真，也是跑到 30%就停了(从任务管理器看到的).
/ M/ K1 ?6 E  M5 F! R$ c想问下哪里可以下载到 v5.0， 想仿真下封装性能，折腾了半个多月，没有进展，没有办法，
希望告知相关信息，非常感谢。
- E# S' V) H, W

cousins

重新设置下叠层，你应该是通过ansoftlinks导入的，填充介质出现了非法设置。

maxswellyqp

cousins 发表于 2015-2-12 13:41
8 [/ _+ d  B1 c. V重新设置下叠层，你应该是通过ansoftlinks导入的，填充介质出现了非法设置。

你好，对的，我是通过 ansoftlink导入的，不过我已经设置过叠层，substrate 是4层， 介质层是 FR4，
" p& v  g% o, ?/ t( _% b% |8 h2 K- R你说的填充截至出现非法设置是什么意思，请指点一二。非常感谢。

cousins

metal层会有fill dielectric  要与有效介电常数匹配。
你自己设置过了就应该没问题。
3 D/ L7 q2 {: u' }. R& FL matrix问题我遇到过几次，通常都是这个地方的设置出现问题。

maxswellyqp

cousins 发表于 2015-2-12 14:11
. v) U/ [' W1 i6 ?metal层会有fill dielectric  要与有效介电常数匹配。
  o* y; b3 W7 x2 \7 T, b你自己设置过了就应该没问题。
/ J. g, w6 m- d5 [5 M: dL matrix问题我遇到 ...

cousins,你好，因为我刚使用 siwave 4.0，所以不太明白你说的  “metal层会有fill dielectric  要与有效介电常数匹配” 。metal 层会有 fill dielectric 是什么意思？ 还请你多多解释。非常感谢！

( x$ a" ]. {5 _

maxswellyqp

: w) c+ k7 w1 }1 M6 g: p. q

cousins 发表于 2015-2-12 14:11
metal层会有fill dielectric  要与有效介电常数匹配。
你自己设置过了就应该没问题。
L matrix问题我遇到 ...

我现在 BGA substrate layer stack 设置如下：请帮忙看看。
, O4 V( ^+ k6 A/ Y0 t1 }- X3 Y) _& P名称     类型              材料          厚度
TOP     metal           aluminum     1.45um
0 Q! F2 b$ B, B( Z* V  z' _# _3 A: MTOP_1   wirebond     gold            0
" L3 u" v8 }3 |5 V+ ~; RTOP_2   wirebond     gold            0
5 F0 V* X; _) E) i  Y6 F- G6 wTOP_3   wirebond     gold            0   
/ Y$ d, _/ x7 l4 \/ H/ C" Z. junnamed1   dielectric   FR4_expoxy  100um
L1          metal          copper      36um
L1_2      wirebond       gold          0
L1_1      wirebond       gold          0
L1_3      wirebond       gold          0
& K- K  Z0 v. t7 v0 Punnamed2   dielectric   FR4_expoxy   40um
: ~8 [1 W% c# }  ]4 [L2                metal         copper      18um
2 @3 C' ?+ D" A/ Dunnamed3   dielectric   FR4_expoxy   60um
L3                metal         copper      18um
. |& k$ l0 o- J9 V. Hunnamed4   dielectric   FR4_expoxy   40um
BASE           metal         copper       18um
unnamed5   dielectric   FR4_expoxy   100um
sold-bot           metal         copper      36um

, E( F% q' i- U9 N6 y你说的介电常数，没有特别设置，siwave 应该根据材料自动赋值么？
& X6 G1 t$ j  G/ {layout stack 没有看到要设置介电常数的啊？
" j7 ]3 z" H4 m9 K; i5 t
- t+ {& r# U: C  M( O  ~还请你指点一二，非常感谢。
' U  v& b: t8 K  R
9 _3 V! J# @; z5 T, h# M/ Q
4 d6 @+ W; T0 p8 x8 V. \7 r) b
/ k" ~1 l; ~- W8 o6 ~$ T. T/ O9 m

maxswellyqp

cousins 发表于 2015-2-12 14:11
metal层会有fill dielectric  要与有效介电常数匹配。
你自己设置过了就应该没问题。
7 U8 A  u- |6 I# s; E# \L matrix问题我遇到 ...

  W) R% ]' d; {) |# h  K2 l% ?% Rcousins，你好，“ metal层会有fill dielectric  要与有效介电常数匹配 ” ，
+ ^" v5 k. `4 J" ~0 v0 {+ y可以解释的清楚一些吗，" metal 层要有 fill dielectric "是指什么意思， 在 layer stack 中 看到 metal 层只有材料和厚度设定啊，
你说的 fill dielectric怎么设置的？ “要与有效介电常数匹配” 这个又是怎么实现呢？
0 P, j! I* n( K; L& E' e9 o如果你有相关文档说明，可否发到我的邮箱  maxswellyqp@126.com, 不甚感激。
( X) V& k# |# r3 U. r; K! }2 @( o我折腾这仿真好久了，没有找到解法。
1 I* j1 s3 _- U1 t$ P: ?8 w2 j

cousins

抱歉下午有点忙
7 @0 o* B, _( B  }简单来讲 fill dielectric一列的设置你要选择对应的介质。
通常allegro或者其他工具通过ansoftlink导入后会默认为CDXXX什么材质，你改一下就可以了。
要是实在不行就重新导入，选择你关心的网络和必要的参考层就好，不要加入太多网络

菩提老树

maxswellyqp 发表于 2015-2-12 13:19
你好，由于工程文件在服务器上，不能直接发到网上，我能发的只能是 mcm文件，你有兴趣帮我看看？如果可以 ...

很多时候看不到工程文件，我们就只能猜你的问题。

maxswellyqp

cousins 发表于 2015-2-12 17:31
抱歉下午有点忙
简单来讲 fill dielectric一列的设置你要选择对应的介质。
通常allegro或者其他工具通过a ...

, h0 q4 o# F- Z  T! Acousins,你好，我的导入过程是这样的，先用allegro package designer 打开 mcm文件，
然后直接在 allegro 界面打开 ansoftlink.界面如下：
+ ]! u' _7 {: w! }) Y* E6 ~
然后在 ansoftlink 导出到 siwave,如附件图所示。中间没有看到你说的 fill dielectric 设置啊。




7 g# h) V0 w* i2 s

cousins

在siwave layer setup里面

maxswellyqp

cousins 发表于 2015-2-12 21:33
在siwave layer setup里面

cousins,你好，感谢你的引导，终于搞定了，。
不过不是因为 siwave layer stack中没有 做 fill 操作，而是 在 allegro 界面处没有修改 layer stack,
在 ansoftlink 界面也没有修改 layer stack, 而仅仅是 在  siwave 界面一次性修改 layer stack.
现在我用  siwave v4.0 & v5.0 都可以跑通仿真，不过就是由于 导入后竟然所有的 信号线在 via处都有 plane属性 ，
+ G0 n* H) w1 U( _$ D. M4 v导致  optional 信号列表中没有任何信号，每次仿真都会 包含所有 信号线， 我试过删除 via 处 多余  plane就会在  option 列表中
$ S( q# l9 I% Y# j$ c5 }8 b看到信号了，不过这样手动删除 所有 via处的 plane很费时间，想向你请教下是否有快捷处理掉  via处 多余 plane方式？
/ F7 y+ B2 W$ R' A1 w* \非常感谢！
1 ?4 E& x+ N5 A' p! F4 V' e: t/ [