DDR3仿真

snsArvin

大家好，关于DDR3仿真，有些不解之处，请大家指导！
1.DDR3时序余量怎么计算？
2.下图中tIS(base)是个基值，标准上说：实际建立时间需要加上Δt，这个计算出来的总的tIS是DDR3芯片对建立时间的需求？还是实际电路的tIS？
$ H( k% d3 t3 i' Q3 s, E9 g
( V+ |1 {: n6 R0 d- [3 X7 P
3 b! C' S  p) i* _. q
6 p1 h9 G6 X. A6 ?3.tIS有两个参考，AC150和AC175，到底用哪个？
. k" B( y, t$ B2 c2 E

cousins

  b) H& i9 {4 U+ H1.tvb+tskew  tva-tskew   相位右偏为正，左偏为负  tvb为valid before 即理想DQ有效跳变前于strobe跳变的时间，tva为valid after，即理想DQ有效跳变后于strobe跳变的时间。skew为单根DQ允许的相偏
1 ?/ Y7 u% e* `+ n- H& o2.参考第一条可以知道，datasheet里为requirement。实际测的为tvb+tskew tva-tskew
3.AC175 AC150代表的是门限偏移，即AC threshold +/- 175mV或者150mV，与速率有对应关系，速率越高，AC threshold +/-越小。

考虑到clk jitter及DQ skew的影响，slew rate取较大值为比较严格的做法，因为slew rate越大，最低要求的建立保持时间越长。

Colin_SI/PI

DDR3的时序参数是基于标准负载测试的


实际负载不可能标准 所以波形有差别，负载过重过轻 等都会造成影响
( F: m1 D' S" j飞行时间偏移，包括芯片内部的逻辑偏移，buffer偏移，和PCB上走线的偏移
+ Q: A, g/ M8 v- G1 g. l实际时序计算时要以接标准负载和实际负载计算飞行时间偏移
$ B" q8 M" S& h5 v4 g  i* NDDR3的规范规定计算时序都要考虑derating

snsArvin

Coziness_yang 发表于 2015-1-5 22:16
计算Slew Rate主要是要看信号的质量，有的信号在上升沿上存在非单调，但有些信号是单调的，所以对于slew ra ...

; M& z+ O. e' R& B- K- }6 D您好，谢谢您给我解答，那么在计算时序裕量时，需要减去建立时间，那么是不是说这时候的建立时间需要用slew rate和AC175的基值一起来确定？


, V' M1 I/ j  Q9 X

shark4685

看本质，看信号的上升沿，上升沿快用严格的规范。上升沿慢用稍微宽泛点的。

snsArvin

shark4685 发表于 2015-1-5 15:34
* u* O! s* b6 [* b% p- }; }看本质，看信号的上升沿，上升沿快用严格的规范。上升沿慢用稍微宽泛点的。

谢谢版主，Slew rate的大小和tIS有直接关系吗？如果像下图这样，我认为不影响
图中红线和黑线，我认为tIS都一样

" ]; O* `! Y' }* P% i- J2 _

shark4685

slew rate越大，相当于信号上升沿约小，所以时序上余量相当于变大了，对应标准就严格。

6 ]6 l, E/ m- w# ~6 w* E+ i: k
( o9 p8 y9 Z! G, ?# A4 _2 Q3 I" d

snsArvin

shark4685 发表于 2015-1-5 16:44
1 l! h& L" ]) U) a1 [. r2 tslew rate越大，相当于信号上升沿约小，所以时序上余量相当于变大了，对应标准就严格。

/ P) R; T7 `0 ~在计算时序余量时，如何使用这个slew rate？
& G3 |+ c6 d1 C3 G7 R' V& D! p4 _

Coziness_yang

计算Slew Rate主要是要看信号的质量，有的信号在上升沿上存在非单调，但有些信号是单调的，所以对于slew rate我们需要采用不同的计算方法。而对于时序裕量，我们需要看slew rate，因为slew rate的不一样，时间裕量的计算肯定也不一样。

Head4psi

1. 总的tIS是DDR3芯片对建立时间的需求？
& R  @  `! m5 n   是的，在 DDR3 pin 上所量到的 Setup time，要大于这个值 (tIS total)，多出来的就是你的余量。
1 m! N5 p; ]7 a* Z# b# }
2. tIS有两个参考，AC150和AC175，到底用哪个？
5 \  M! Q0 e" V$ l    都可以，但是选用 AC150 的余量会多一点，原因有历史因素，非三言两语可喻。

shark4685

想听听历时原因

snsArvin

Head4psi 发表于 2015-1-5 22:18
1. 总的tIS是DDR3芯片对建立时间的需求？
   是的，在 DDR3 pin 上所量到的 Setup time，要大于这个值 (tI ...

9 \4 h. @: k' V: ^) t7 p7 l多谢您，那就是说要下面的数据算出DDR3对建立时间的实际需求，然后在实际的仿真波形上测量建立时间，和这个需求值比较，对吗？

9 X9 P0 G6 x; P+ t0 \+ V6 p9 n
. e. X, k  p7 F0 g4 C  y/ k

snsArvin

cousins 发表于 2015-1-6 08:42
1.tvb+tskew  tva-tskew   相位右偏为正，左偏为负  tvb为valid before 即理想DQ有效跳变前于strobe跳变的 ...

9 x4 e- }4 v6 Q7 Z* O1 N时序余量是否可以直接从波形读取？

cousins

snsArvin 发表于 2015-1-6 09:06
时序余量是否可以直接从波形读取？

不能，要抓取cursor后再做计算

; U5 C  {0 o1 m" B

snsArvin

cousins 发表于 2015-1-6 09:17
7 m, U8 z1 _8 R不能，要抓取cursor后再做计算

版主，您前面讲的余量计算：tvb+tskew ,tva-tskew，为什么没有减去建立时间？
! ?$ S3 C# |3 C9 S0 |+ m

cousins

因为tvb+tskew就是实际的建立时间，减去datasheet中的requirement就是裕量
* U' }3 j7 S3 ]9 Y( R: |tva-tskew是实际的保持时间，减去datasheet中的requirement就是裕量