找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 659|回复: 5
打印 上一主题 下一主题

lattice

[复制链接]

8

主题

28

帖子

210

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
210
跳转到指定楼层
1#
发表于 2014-12-17 16:33 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近刚接触lattice,用的设计工具是diamond2.1,想从quarters ii移植一个工程过来,但是在diamond下编译出错:Identifier basic is not declared;网上lattice的资料挺少的,想问下哪位大侠知道如何解决,源代码如下:
- ]' [! s* Z) _; m. R# q
包的建立:(并放到库中)
library IEEE;
use IEEE.STD_LOGIC_1164.all;
package comps is
procedure and2(signal a:in std_logic;
                                    signal b: in std_logic;
                                    signal c: out std_logic);
procedure or2( signal a:in std_logic;
                                    signal b: in std_logic;
                                     signal cut std_logic);
end comps;
package body comps is
procedure and2(signal a:in std_logic;
0 n9 K9 X& c7 \6 Y
库的调用;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
library basic;
use basic.comps.all;
entity usage is
   Port ( a : in std_logic;
          b : in std_logic;
          c : in std_logic;
           s : out std_logic);
end usage;
architecture Behavioral of usage is
               signal tmp:std_logic;
begin
               u1:and2(a,b,tmp);
               u2r2(tmp,c,s);
end Behavioral;
7 n1 ?$ D4 b/ v1 G+ P
路径如下图:
' h, A- ]% @4 m/ i% a

  G/ ], O$ X( q$ C% k
7 R$ R% C% a5 x0 g- X5 B
# X0 q, h. F0 Y* c! t1 P4 G

QQ截图20141217163336.jpg (35.4 KB, 下载次数: 0)

工程

工程
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

49

主题

670

帖子

4310

积分

五级会员(50)

Rank: 5

积分
4310
2#
发表于 2014-12-17 19:10 | 只看该作者
你还是换Verilog试试吧。     或者不要用库和例化试试直接VHDL逻辑操作不要包操作例化。

8

主题

28

帖子

210

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
210
3#
 楼主| 发表于 2014-12-17 20:40 | 只看该作者
zgq800712 发表于 2014-12-17 19:10
& q: k/ J$ `  X! L3 b$ n8 i1 L: H你还是换Verilog试试吧。     或者不要用库和例化试试直接VHDL逻辑操作不要包操作例化。

# u3 i: b- g) H0 }! |7 o( y* W谢谢你的回答,这个代码只是个事例,我要移植的工程还是挺大的,而且里面很多这样的库

8

主题

28

帖子

210

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
210
4#
 楼主| 发表于 2014-12-17 21:38 | 只看该作者
zgq800712 发表于 2014-12-17 19:10) g8 d- y  p6 T9 t9 N; M! u
你还是换Verilog试试吧。     或者不要用库和例化试试直接VHDL逻辑操作不要包操作例化。
, j- a0 j7 y& I2 ~7 r3 ?. x
是不是可以用那个symbol library file来创建,他的错误说:'comps' is not compiled in library basic就是这个文件没有编译,估计是我不会用这个软件导致  d3 g( b$ W# V# P7 ]& J

49

主题

670

帖子

4310

积分

五级会员(50)

Rank: 5

积分
4310
5#
发表于 2014-12-17 22:28 | 只看该作者
pgm58 发表于 2014-12-17 21:38
2 ~) P% d6 r; M5 ~  `是不是可以用那个symbol library file来创建,他的错误说:'comps' is not compiled in library basic就 ...

( l: U. J9 o( R( S( Z2 s. D这个不懂,不知道怎么搞库,怎么编译。* D) O2 H6 X+ g7 A
按你第一个好想还是库声明声明的问题,下面又是comps没有编译。再找找吧,可能是设置或者文件编译问题,这个分编译先后顺序优先级吗?要特别设置吗?
4 x  Z  i: B* ^/ _" K( V+ r6 Y" r9 L0 {8 u/ U0 X  u& e

; g" c/ w/ _6 b( W) t
硬件工程师[原理图+PCB],电驱动方面,无刷控制器,电动工具,太阳能无刷泵,锂电保护板,仅限Altium。

8

主题

28

帖子

210

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
210
6#
 楼主| 发表于 2014-12-18 10:11 | 只看该作者
问题解决了,把:
. @: S8 c6 S5 |library basic;: X4 A/ d0 d( e2 U; y+ j6 u
use basic.comps.all;" C* s! V6 N/ z2 V- m
改为:
3 w7 R) [  w4 x" h$ a1 b3 s! Zuse comps.all;; D) \) ]" ?. S  f) o
就通过了,奇怪。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-6-3 05:58 , Processed in 0.061710 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表