data file import error-----请赐教，这是什么原因引起的？ [

jekyllcao

我在import data files时出现一下错误，请问是什么原因引起的？
) \( Y+ G+ G& `#1   ERROR(SPMHNI-175): Netrev error detected.

, ]& L; Q1 f7 O/ P$ z3 hERROR(SPMHNI-342): Design flow is Constraint Manager enabled, require pstcmdb.dat and pstcmbc.dat files.

jekyllcao

这是原理图（design entry HDL)的原因，还是Allegro pcb edit的原因啦？

kinglangji

HDL这里用的人估计不多,在project manager里应该有个直接导入pcb的命令吧,你是怎么导的?
8 o/ n) H4 ?6 d' f仔细找找那个命令里的设置选项,看有没有跟constraint相关的项,截图上来,我手头没文件,好久不用忘光了

jekyllcao

kinglangji 发表于 2014-8-14 11:53
HDL这里用的人估计不多,在project manager里应该有个直接导入pcb的命令吧,你是怎么导的?
仔细找找那个命令 ...

我是在Allegro pcb edit中import 3个data file. 软件提示import error，--错误信息内容就是：
#1   ERROR(SPMHNI-175): Netrev error detected.
8 s2 i- x3 [3 {% R- V9 y1 {
ERROR(SPMHNI-342): Design flow is Constraint Manager enabled, require pstcmdb.dat and pstcmbc.dat files.

kinglangji

jekyllcao 发表于 2014-8-14 14:20
( _4 r8 l! r: d2 W我是在Allegro pcb edit中import 3个data file. 软件提示import error，--错误信息内容就是：
% I9 Y/ ?5 E' V/ n#1   ERRO ...

是这样么?export physical 不就直接这样了么?怎么还要导入file呢?
4 x7 O: u  p# d4 |# V! J你怎么弄的?贴出来给我也学习下

jekyllcao

楼上的谢谢你的指教，用你的方法是可行的一种方案。问题是我们是将HDL中产生的netlist，输出pstchip.dat pstxnet.dat pstxprt.dat这三个文档到Allegro pcb edit中。这是我们的设计流程

kinglangji

那是不是跟capture一样,那三个文件在一个文件夹里,import的时候路径选那个文件夹,不要选文件啊?
指教不敢当的,比那么客气,互相学习

jekyllcao

kinglangji 发表于 2014-8-14 15:10
8 }/ v4 A2 K7 D( w- b3 _4 \% D; y那是不是跟capture一样,那三个文件在一个文件夹里,import的时候路径选那个文件夹,不要选文件啊?
& B$ t- @% v; u指教不敢 ...

是的，你说的没错。

kinglangji

jekyllcao 发表于 2014-8-14 15:56
是的，你说的没错。

1 I0 G5 g) N" K+ `如何?还没解决么?

jekyllcao

kinglangji 发表于 2014-8-14 15:58
如何?还没解决么?

还没解决

kinglangji

你怎么导出网表的,给科普下

jekyllcao

kinglangji 发表于 2014-8-14 18:48
你怎么导出网表的,给科普下

/ s  S7 Y, T" \! L: Z" P现在解决了，呵呵

阿斯兰

我也遇到这种情况，楼主你是怎么解决的呢

zhouqingmin

楼主你是怎么解决的呢?求科普