找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1541|回复: 22
打印 上一主题 下一主题

板子回来出现一个很奇怪的问题

[复制链接]

31

主题

168

帖子

734

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
734
跳转到指定楼层
1#
发表于 2013-6-26 12:34 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
板子回来发现一个很奇怪的问题,上电前没有短路,一上电3.3V就短路,摸不着头脑,哪位大家帮忙分析一下。板子的主芯片用的是TLTERA的一个低端FPGA,BGA484封装,目前还查不到原因,望各位大侠指点。
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

9

主题

385

帖子

6628

积分

五级会员(50)

Rank: 5

积分
6628
2#
发表于 2013-6-26 13:12 | 只看该作者
不上电前将吃3.3V电的后端断开,看是3.3V电源问题还是后端问题。

50

主题

935

帖子

3903

积分

五级会员(50)

Rank: 5

积分
3903
3#
发表于 2013-6-26 13:35 | 只看该作者
先把你的电源贴出来吧?你这样说等于是白问了。应该是你电源哪里接错了或者封装做错了!

24

主题

319

帖子

1741

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1741
4#
发表于 2013-6-26 13:57 | 只看该作者
有用胆电容吗?

1

主题

13

帖子

209

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
209
5#
发表于 2013-6-26 14:27 | 只看该作者
一个一个模块的拆再一个一个的加上去,从面到点就找到了哪个地方出问题了

4

主题

64

帖子

1079

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1079
6#
发表于 2013-6-26 14:31 | 只看该作者
“一上电3.3V就短路”,那断电后还短路吗?如果还是短路的话 估计可能是哪个位置烧掉了,那就一路路找吧,如果不短路了,那可以检查下你FPGA程序有没有逻辑错误呢

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
7#
发表于 2013-6-26 14:55 | 只看该作者
本帖最后由 超級狗 于 2013-6-26 16:40 编辑 ' v- L4 R2 `; ?& M# r3 M3 }: K  f
- r7 n  v2 z/ t7 U1 Z" A
有可能是 I/O 衝突(I/O Conflict),沒接電前 High-Z,接電後 I/O = Low,但接到一個電源或是為 High 的 I/O,電源就被拉到地了。4 O% i% G$ Z2 C- ~

4 A# B) Q$ w! g1 V$ k或是反過來;沒接電前 High-Z,接電後 I/O = High,但接到一個地或是為 Low  的 I/O,電源就被拉到地了。
& a8 h- R( B6 J% c3 a1 \& f) Z4 h# W
1 j+ B/ M4 P9 M1 V  T$ C
{:soso_e136:}
哈士奇是一種連主人都咬的爛狗!

31

主题

168

帖子

734

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
734
8#
 楼主| 发表于 2013-6-26 15:57 | 只看该作者
超級狗 发表于 2013-6-26 14:55
3 }' u2 N/ X! h# u2 q0 k有可能是 I/O 衝突(I/O Conflict),沒接電前 High-Z,接電後 I/O = Low,但接到一個電源或是為 High 的 I ...
9 @( g2 G. M' @4 j5 z! l2 }/ {
电源是这样的,12V输入经过DCDC变为5V,再由LDO变为3.3V,现在实验是拿掉LDO就不会短路,接上LDO就会。把LDO拿掉,直接从稳压源供电3.3V,设置过流保护,还是一样的现象,一上电就保护了。板子上其他3.3V的模块都断开了,只剩下FPGA了,所以问题肯定定位在FPGA,很有可能就是你说的这种情况,IO上电前是高,一上电就被拉低了。

点评

能知道是哪個型號 Altera FPGA 嗎?幫忙看一下哪些管腳開機時最好不要用。^_^  发表于 2013-6-26 16:38

31

主题

168

帖子

734

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
734
9#
 楼主| 发表于 2013-6-26 15:59 | 只看该作者
lidean 发表于 2013-6-26 13:12
; d  Z9 K% n9 _7 ]4 A& G不上电前将吃3.3V电的后端断开,看是3.3V电源问题还是后端问题。
" l6 E5 p2 v  s0 G: A: B$ A
是后端问题,不是3.3V的电源问题

31

主题

168

帖子

734

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
734
10#
 楼主| 发表于 2013-6-26 16:00 | 只看该作者
补充一下:目前3块板子中,有2块板子都是同样的现象,只有1块板子是正常的。

点评

如果是 PLCC 或 QFP 這類的封裝,拔下來看一下有無防銲脫漆造成短路,檢查完除錫後重新銲回去看看。  发表于 2013-6-26 16:44
對不起!沒看到這一點,那可能不是設計上的問題。  发表于 2013-6-26 16:41

31

主题

168

帖子

734

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
734
11#
 楼主| 发表于 2013-6-26 16:02 | 只看该作者
jang2lin 发表于 2013-6-26 14:31
! O9 p- }8 g) P5 J5 E' [, S“一上电3.3V就短路”,那断电后还短路吗?如果还是短路的话 估计可能是哪个位置烧掉了,那就一路路找吧,如 ...
+ [' n8 h( h7 |7 }6 [$ T3 b( Q% `. q
断电后不再短路,FPGA的逻辑程序还没下呢,刚回来,先检查电压的。

1

主题

357

帖子

3991

积分

五级会员(50)

Rank: 5

积分
3991
12#
发表于 2013-6-26 16:04 | 只看该作者
检查FPGA IO冲突

31

主题

168

帖子

734

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
734
13#
 楼主| 发表于 2013-6-26 16:05 | 只看该作者
nbhand 发表于 2013-6-26 16:04 . y3 q2 h8 H6 l: Q
检查FPGA IO冲突
; d" _7 C( s9 A1 A: f" C. ?
目前逻辑都没下呢,咋检查?

点评

看一下芯片資料,大部份 FPGA 邏輯沒下前管腳都是 High-Z,只有 ICP/ISP、JTAG 這類的管腳有作用,問題可能就出現在這些管腳上。  发表于 2013-6-26 16:49

49

主题

670

帖子

4310

积分

五级会员(50)

Rank: 5

积分
4310
14#
发表于 2013-6-26 16:48 | 只看该作者
zjg473 发表于 2013-6-26 16:05 - O+ `% h3 q" T; G
目前逻辑都没下呢,咋检查?
3 L1 a; G  i: R+ t& |
还在查吗,是短路吗?
硬件工程师[原理图+PCB],电驱动方面,无刷控制器,电动工具,太阳能无刷泵,锂电保护板,仅限Altium。

1

主题

11

帖子

1865

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1865
15#
发表于 2013-6-26 20:50 | 只看该作者
不良版的LDO輸出還正常嗎?- ~4 l% q. G0 E$ W( x
是否因為IC被LDO輸出電壓擊穿
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-19 04:45 , Processed in 0.074001 second(s), 34 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表