找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 2198|回复: 15
打印 上一主题 下一主题

请问如何从datasheet里面得到fpga 的时序约束参数

[复制链接]

15

主题

130

帖子

578

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
578
跳转到指定楼层
1#
发表于 2014-4-16 10:58 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我是个新手,在看特权同学的视频教程,在看到他的关于时序分析的公开课时,有怎么也想不明白的地方,就来问问,也不知道标题起的会不会文不对题,各位见谅。
1 ?* E. r! \# Y! X
1 `8 L: x" V! Y  L/ k8 L在这一篇文章中:http://www.61ic.com/Technology/embed/201304/48186.html7 e; c0 z' y. a
4 c' A* J) z- n3 r5 C9 w
特权给了一个例子,是pin to reg的一个时序例子,我对其中的
4 o' k# T+ \# ~  A5 t/ qTco_max = Tpclk – Tsu
6 |1 C1 B' g. u. ]( k3 Y
8 E4 z. E0 x% |3 l$ J5 I0 R8 \& z& `Tco_min = Th+ g5 H4 T; |" E. V; t
深感疑惑,希望能得到各位的一些解答,另外以此为契机,也想问问各位是如何通过外部芯片的datasheet得到想要的时序参数,或者各位有没有什么学习文档可以提供,谢谢。

20130422152846707.jpg (25.53 KB, 下载次数: 0)

20130422152846707.jpg
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

4

主题

43

帖子

913

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
913
2#
发表于 2014-4-16 11:49 | 只看该作者
本帖最后由 lvsy 于 2014-4-16 12:24 编辑
, y1 ^; d6 y- ^. c% v" S- H+ M2 `/ z  o8 {: ^
这个图理解起来更容易一些。

timing.jpg (121.76 KB, 下载次数: 7)

timing.jpg

timing.jpg (121.76 KB, 下载次数: 0)

timing.jpg

4

主题

43

帖子

913

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
913
3#
发表于 2014-4-16 12:34 | 只看该作者
lvsy 发表于 2014-4-16 11:49
$ h8 g  k+ J3 o9 n3 v) r这个图理解起来更容易一些。

3 J9 x  U0 T* J0 n1 |' k图片怎么这么小?怎么删掉其中一个?

15

主题

130

帖子

578

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
578
4#
 楼主| 发表于 2014-4-16 15:10 | 只看该作者
lvsy 发表于 2014-4-16 12:340 m! |) `' ~+ B. W
图片怎么这么小?怎么删掉其中一个?
  f6 ?" i" L. c% @& O( |! s* v
图片确实有点太小,难看,能不能说说图片的出处,我再去找找看。这个图片是关于什么的?

4

主题

43

帖子

913

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
913
5#
发表于 2014-4-16 15:19 | 只看该作者
烂泥桑 发表于 2014-4-16 15:10) ?4 @0 }! U0 B2 w0 A) a. }" X# t: ?
图片确实有点太小,难看,能不能说说图片的出处,我再去找找看。这个图片是关于什么的?
9 c( K  D" ~) e
这个图是关于Tco/Tsu/Th之间的关系,我把整个文档贴上来,你在其中找Figure 1-14。

mnl_timequest_cookbook.pdf

312.89 KB, 下载次数: 14, 下载积分: 威望 -5

15

主题

130

帖子

578

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
578
6#
 楼主| 发表于 2014-4-16 16:10 | 只看该作者
lvsy 发表于 2014-4-16 15:19
' l/ a( H+ k. H这个图是关于Tco/Tsu/Th之间的关系,我把整个文档贴上来,你在其中找Figure 1-14。
/ E; j3 F; r9 n
感谢,我先去看看。。。

49

主题

670

帖子

4310

积分

五级会员(50)

Rank: 5

积分
4310
7#
发表于 2014-4-16 18:57 | 只看该作者
里面有参数的, 你在他手册里查 tsu  tco 会出来
硬件工程师[原理图+PCB],电驱动方面,无刷控制器,电动工具,太阳能无刷泵,锂电保护板,仅限Altium。

15

主题

130

帖子

578

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
578
8#
 楼主| 发表于 2014-4-16 22:41 | 只看该作者
zgq800712 发表于 2014-4-16 18:579 m+ j- ~* H  s# z  [1 s2 e
里面有参数的, 你在他手册里查 tsu  tco 会出来
4 [8 V* V: k- e# a; M5 [
朋友,帮人帮到底,你能不能截个时序图,参数图,举例说明一下。我知道是为难了,但还请指点一下,小弟入门不易啊

15

主题

130

帖子

578

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
578
9#
 楼主| 发表于 2014-4-17 16:45 | 只看该作者
lvsy 发表于 2014-4-16 15:195 F8 n2 p" I5 Q# }1 S
这个图是关于Tco/Tsu/Th之间的关系,我把整个文档贴上来,你在其中找Figure 1-14。
* L* M5 v, o3 V5 ^% m
最后在自己的YY下,我感觉自己给解释勉强可以接受,这个问题就到此为止了。
9 r$ Y/ Q: |& `; e8 j& x6 n另外我在看你发的文档的时候,可以说看的一头雾水,能请教两个问题吗?
/ V- V9 [; z+ S" a0 K" [! b! v
# O9 m0 L) n0 T) \1、文档中那些像是描述语言一样的语句是什么呢,做什么用的?
/ y6 ^: b7 s3 P- U- G) K! `! Y
* T" ?) S/ G9 q" }+ Z% F1 t" O2、文档中提到input_delay和output_delay,我在特权同学的教程里面也有看到,但是这对不同的系统(我的意思是FPGA时钟和外部ASIC的时钟的具体情况),这个input_delay和output_delay是否有同一个或者具体的定义。换句话说,就是当我获得整个系统各项的参数时,如何得知input_delay和output_delay由哪几项参数构成,从而写成表达式呢?

4

主题

43

帖子

913

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
913
10#
发表于 2014-4-17 17:19 | 只看该作者
烂泥桑 发表于 2014-4-17 16:450 B# b8 R, y: ~& M+ f. L, o% b
最后在自己的YY下,我感觉自己给解释勉强可以接受,这个问题就到此为止了。6 n; v7 f0 d' i: }- [6 }, K7 l
另外我在看你发的文档的时候 ...

+ M$ O) F1 ~# k$ Y5 j; {1. 那些语句就是约束文件(*.sdc)的格式。
/ |) L. L# i- a+ u- C$ Q2. input_delay和output_delay对于不同的系统定义是一样的,但是具体值是不一样的,要根据跟FPGA相连的外部ASIC的I/O的具体参数来确定。
, f2 J9 r& ~3 }& Z& Winput_delay和output_delay的最大最小值跟外部器件的Tco/Tsu/Th这些参数相关。

49

主题

670

帖子

4310

积分

五级会员(50)

Rank: 5

积分
4310
11#
发表于 2014-4-17 20:13 | 只看该作者
本帖最后由 zgq800712 于 2014-4-17 20:14 编辑
+ z2 t0 B& P; T4 G0 V" R& y
烂泥桑 发表于 2014-4-16 22:41
+ Q. ^7 V2 S1 Z* b  a+ b% S朋友,帮人帮到底,你能不能截个时序图,参数图,举例说明一下。我知道是为难了,但还请指点一下,小弟入 ...

# J% J% }; m, X" T$ I! V0 ?& r, I& F0 m& r5 o* W/ b$ t+ V
不用查这些了。CPLD 可能综合下100多M,: }7 ^! p/ W3 Z
FPGA 同一个设计多达到了200多M的Fmax的报告。
- q3 `# }, E( w' c" D  N这些还不满足你的要求?先看看入门的,一步步来看。
! d' P7 [4 r. A3 j" r
& _* k; T0 h1 J: t9 O' |我可以说很多人书说上多说到timequest  ,但是基本多事照手册的来,没多少自己的见地。$ w3 j7 i, A! B- D6 L

: Y5 ]$ q3 A2 w9 X% QHDL 硬件描述语言, 不是C程序设计语言, 好好想下描述语言和设计语言什么区别。+ j0 e6 U* ]4 a4 X  t6 K+ n- i) Z# p
硬件工程师[原理图+PCB],电驱动方面,无刷控制器,电动工具,太阳能无刷泵,锂电保护板,仅限Altium。

15

主题

130

帖子

578

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
578
12#
 楼主| 发表于 2014-4-17 23:00 | 只看该作者
本帖最后由 烂泥桑 于 2014-4-17 23:02 编辑 2 X, j' z0 r- |/ v
lvsy 发表于 2014-4-17 17:19
0 O8 K* `" i. S# q' [# y' `1. 那些语句就是约束文件(*.sdc)的格式。( H; v% a% {3 h; o5 T+ A; I
2. input_delay和output_delay对于不同的系统定义是一样的, ...

. U6 M0 M1 _% l* P) H( E4 a# e$ O9 I* _0 \/ n5 {# n
朋友你说“对于不同系统的定义是一样的”,这句话的是说他们的含义相同,还是说他们能以同一条表达式表述,只是各项表达式要按具体系统具体分析,得到相应的值?# y% W% {* b" O2 |
1 f$ v! w$ M# k6 k3 K
下面两幅图是我看特权同学文档上面的图,关于input_delay,只有一条表达式,他在视频中只说是将fpga外的参数移到不等式的同一边,然后就得到了input_delay,这样的话,我完全感觉不到input_delay到底如何用语言(中文)来表述啊,怎么将input_delay(输入延时?)和表达式联想到一起啊。还望版主提点一下

QQ截图20140417225156.jpg (35.77 KB, 下载次数: 0)

全图

全图

QQ截图20140417225210.jpg (28.98 KB, 下载次数: 0)

表达式

表达式

QQ截图20140417230412.jpg (125.12 KB, 下载次数: 0)

QQ截图20140417230412.jpg

4

主题

43

帖子

913

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
913
13#
发表于 2014-4-18 12:50 | 只看该作者
本帖最后由 lvsy 于 2014-4-18 13:25 编辑 / _9 h- t0 Z7 \  z
烂泥桑 发表于 2014-4-17 23:00
1 {% r$ P% I# ]- q! ^) N  G, j, y) X朋友你说“对于不同系统的定义是一样的”,这句话的是说他们的含义相同,还是说他们能以同一条表达式表 ...
  P2 m$ U* L$ H, |' e+ b" l

$ S& M9 _* \7 Z$ ^' S( x: E7 K最大输入延时如下定义:9 I9 W' A2 w: `" e# {0 A- z
input delay max = Board Delay (max) – Board clock skew (min) + Tco(max)  
6 R9 z7 A% G# RAltera官方资料是这样表达的:% [1 n4 C0 r" h/ W( k' a7 s9 m
Input maximum delay= value maximum trace delay for data + tCO of external device – minimum trace delay for clock
" l6 E" `# }3 Y& i+ e8 L: C# k9 K/ A1 S以你这个图来讲,Tpcb就是Board Delay, Tc2s-Tc2r就是Borad clock skew,也就是trace delay for clock,那么4 D! I% [4 ^, w' {
input delay max = Tpcb(max) – (Tc2s(min)–Tc2r(max)) + Tco(max)就是成立的,你仔细体会一下。
" q, x+ T; e3 ~) r0 z9 W1 T
5 t' o6 f7 U1 h1 m" Q, ?同理得到最小输入延时:
4 v; d4 n, e  b" O6 G; z4 y4 yinput delay min = Tpcb(min) – (Tc2s(max)–Tc2r(min)) + Tco(min)                  
: C! _7 |9 Q$ w
3 {0 w8 B( q% w7 y% _9 l
4 |7 f# n1 o! A  e/ k
8 r  {6 H, V: f" S- k/ E& L
# K3 h5 _' a8 ]6 s% j" }3 }, p2 q* D4 c7 V3 @- J

4

主题

43

帖子

913

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
913
14#
发表于 2014-4-18 13:27 | 只看该作者
根据
5 H1 A. X9 i/ t4 B9 q# GTco_max = Tpclk – Tsu( y! c' p  m6 E5 T' U" [% ^' B
Tco_min = Th5 B# x3 `+ l8 M( C3 W- ?8 r
你就可以得到input delay跟Tsu/Th之间的关系

15

主题

130

帖子

578

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
578
15#
 楼主| 发表于 2014-4-18 15:19 | 只看该作者
lvsy 发表于 2014-4-18 13:27
' C4 N- d% g! n. H! e  X根据
; q; n& p" e& C' }Tco_max = Tpclk – Tsu
: P: Z- [" Q: k# r" p+ C5 h* V/ Y/ cTco_min = Th
; v' A; H# \& o% j7 D# H
感谢你的回答。但是我还是有些许疑问
$ K+ [' a# G% N; Y; n" L1、“Tc2s-Tc2r就是Borad clock skew”,这个Borad clock skew怎么定义呢,中文应该是板上时钟偏移,但是谁是标准呢?我的意思是为什么是Tc2s-Tc2r,而不是Tc2r-Tc2s?我能不能理解为输入延时和输出延时都是以FPGA去看,以FPGA为标准?
: }- t& ]* t$ _1 G& |: |
% k' S) O) w& |, M; Y$ ~2、$ P. F7 R9 [$ v) n$ K: G
Tco_max = Tpclk – Tsu9 F( y8 ?# J; a7 |+ E
Tco_min = Th
% ]. S3 N+ T1 h# L( w. T是官方给出的吗?能不能说说出自那篇文档啊,我再去看看。; _" ?- ]" T) ^+ X  g! x3 d
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-24 09:46 , Processed in 0.071547 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表