烂泥桑 发表于 2014-4-18 15:19
7 e" E& V4 w8 b$ d% M7 O感谢你的回答。但是我还是有些许疑问
1、“Tc2s-Tc2r就是Borad clock skew”，这个Borad clock skew怎么 ...

+ M1 |/ W- s) c9 M- i1. Tc2r-Tc2s是以时钟源为参考的，是时钟源达到不同的的器件之间的时间差。
, u: {( h) Y* X& m  _3 b5 G. X' `4 p
" J+ V! s. X. ?# s9 Q2.这不就是你在主贴里要解决的问题吗？参看你自己的一楼内容。

lvsy 发表于 2014-4-18 13:27
# t4 Y1 y5 D- L+ p& W) N$ [根据
Tco_max = Tpclk – Tsu
Tco_min = Th

( |% B5 U$ y6 ]  c1 u1 M感谢你的回答。但是我还是有些许疑问
1、“Tc2s-Tc2r就是Borad clock skew”，这个Borad clock skew怎么定义呢，中文应该是板上时钟偏移，但是谁是标准呢？我的意思是为什么是Tc2s-Tc2r，而不是Tc2r-Tc2s?我能不能理解为输入延时和输出延时都是以FPGA去看，以FPGA为标准？
% n1 E6 Q8 C% g; R  ]; Y% @& x
' z% w, @4 K6 c8 f' u) V; Z2、
# @7 B: ^; A6 O; J3 CTco_max = Tpclk – Tsu
Tco_min = Th
是官方给出的吗？能不能说说出自那篇文档啊，我再去看看。

根据
- |8 F9 U' o4 HTco_max = Tpclk – Tsu
Tco_min = Th
$ c' ^3 a+ \2 E8 ~& q- n. Y7 i你就可以得到input delay跟Tsu/Th之间的关系

烂泥桑 发表于 2014-4-17 23:00
朋友你说“对于不同系统的定义是一样的”，这句话的是说他们的含义相同，还是说他们能以同一条表达式表 ...

. a! F0 ~4 P1 g& a最大输入延时如下定义：
! ]" a; g1 ]4 O& g. L2 p- @  x$ cinput delay max = Board Delay (max) – Board clock skew (min) + Tco(max)  
Altera官方资料是这样表达的：
; _2 b. Z2 o9 e- f& r+ jInput maximum delay= value maximum trace delay for data + tCO of external device – minimum trace delay for clock
9 t; g! `- s" X: M以你这个图来讲，Tpcb就是Board Delay， Tc2s-Tc2r就是Borad clock skew，也就是trace delay for clock，那么
input delay max = Tpcb(max) – (Tc2s(min)–Tc2r(max)) + Tco(max)就是成立的，你仔细体会一下。

6 F" Z2 j) s6 B5 z& J+ g' c4 A: Q同理得到最小输入延时：
input delay min = Tpcb(min) – (Tc2s(max)–Tc2r(min)) + Tco(min)                  
( g, r9 P" P2 v5 E5 Z

! B; e+ O1 X2 j; U$ t+ F# h/ G: g( B
" ^0 K! I) R! N! _: X
* j3 R; C6 t* j+ d; W7 \7 }

  _+ D% a3 i$ T

烂泥桑 发表于 2014-4-16 22:41
  O4 R6 U( F5 b0 J& h朋友，帮人帮到底，你能不能截个时序图，参数图，举例说明一下。我知道是为难了，但还请指点一下，小弟入 ...

, {8 ?. G9 o; S+ M) a
不用查这些了。CPLD 可能综合下100多M,
FPGA 同一个设计多达到了200多M的Fmax的报告。
这些还不满足你的要求？先看看入门的，一步步来看。

8 T0 D. O3 |* j) r我可以说很多人书说上多说到timequest  ，但是基本多事照手册的来，没多少自己的见地。
" W+ r4 R/ k8 h" T! D# c/ Q
7 [9 V4 v' p) Z+ W" j8 K% KHDL 硬件描述语言， 不是C程序设计语言， 好好想下描述语言和设计语言什么区别。
  O* N  h! T  H3 G

烂泥桑 发表于 2014-4-17 16:45
最后在自己的YY下，我感觉自己给解释勉强可以接受，这个问题就到此为止了。
1 i! I# t& w2 [: F- n! y! t5 f另外我在看你发的文档的时候 ...

1. 那些语句就是约束文件（*.sdc）的格式。
) C0 M. R1 E5 i) Q# O' [8 V, D2. input_delay和output_delay对于不同的系统定义是一样的，但是具体值是不一样的，要根据跟FPGA相连的外部ASIC的I/O的具体参数来确定。
: x2 {4 v. A2 I4 \  I! |+ Pinput_delay和output_delay的最大最小值跟外部器件的Tco/Tsu/Th这些参数相关。

lvsy 发表于 2014-4-16 15:19
  g3 Y4 ~4 d# J2 Q这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

8 P% h. Y+ q# k9 g3 ]最后在自己的YY下，我感觉自己给解释勉强可以接受，这个问题就到此为止了。
另外我在看你发的文档的时候，可以说看的一头雾水，能请教两个问题吗？
' l- C( k* u% l1 w
1、文档中那些像是描述语言一样的语句是什么呢，做什么用的？
! d6 c' s) ~, @! C) U- p* n1 W5 i
3 r: y6 h( N, P& S% a1 b( C, w) r! \2、文档中提到input_delay和output_delay，我在特权同学的教程里面也有看到，但是这对不同的系统（我的意思是FPGA时钟和外部ASIC的时钟的具体情况），这个input_delay和output_delay是否有同一个或者具体的定义。换句话说，就是当我获得整个系统各项的参数时，如何得知input_delay和output_delay由哪几项参数构成，从而写成表达式呢？

zgq800712 发表于 2014-4-16 18:57
里面有参数的， 你在他手册里查 tsu  tco 会出来

  S8 u. I1 m2 `, D朋友，帮人帮到底，你能不能截个时序图，参数图，举例说明一下。我知道是为难了，但还请指点一下，小弟入门不易啊

里面有参数的， 你在他手册里查 tsu  tco 会出来

lvsy 发表于 2014-4-16 15:19
: _8 Y' U& T) V) I. v$ {5 _3 Y这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

2 E+ \2 Z- [* C9 k感谢，我先去看看。。。

烂泥桑 发表于 2014-4-16 15:10
图片确实有点太小，难看，能不能说说图片的出处，我再去找找看。这个图片是关于什么的？

这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

lvsy 发表于 2014-4-16 12:34
9 F7 A- I* \# h$ W图片怎么这么小？怎么删掉其中一个？

图片确实有点太小，难看，能不能说说图片的出处，我再去找找看。这个图片是关于什么的？

lvsy 发表于 2014-4-16 11:49
  _4 t+ ^7 o" e, r- Z( R这个图理解起来更容易一些。

图片怎么这么小？怎么删掉其中一个？