|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
这段日子不断的学习Verilog HDL 那些事儿和特权的视频后，自个做了一个基于Verilog HDL数字时钟设计，晒一下吧，呵呵，希望各位朋友能指点有更好的方法实现。也希望能与各位探讨学习FPGA的方法及下一步该学什么。
& y! I2 i% | Y& M7 [ a& Y
, ]/ ~5 b3 {2 m& y: T3 x2 q邮箱：wen2376@163.com
3 r& m" C0 Q7 ^( O: Z1 EQQ:382751526 |
-
-
基于Verilog HDL 数字时钟设计.pdf
278.18 KB, 下载次数: 36, 下载积分: 威望 -5
-
-
clock_top.pdf
37.9 KB, 下载次数: 11, 下载积分: 威望 -5
-
-
control_data.pdf
37.96 KB, 下载次数: 7, 下载积分: 威望 -5
-
-
control_display.pdf
43.86 KB, 下载次数: 7, 下载积分: 威望 -5
-
-
control_wei.pdf
40.87 KB, 下载次数: 8, 下载积分: 威望 -5
-
-
miaobiao.pdf
44.38 KB, 下载次数: 6, 下载积分: 威望 -5
-
-
setting.pdf
61.45 KB, 下载次数: 9, 下载积分: 威望 -5
|
/1 
发表于 2013-8-13 12:04
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！