allegro 导入网表出错

wwzsxcq

不知哪位大仙可以帮忙看看这个是为什么呢？谢谢！
2 _3 o4 X) e. E& ^* A# UIPUP_ETCH FALSE;
! _. Z# e7 H8 r, L1 z& H, [RIPUP_DELETE_FIRST_SEGMENT FALSE;
RIPUP_RETAIN_BONDWIRE FALSE;
) q$ s/ \0 n% X! ?! V. a5 ^RIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE;
" w7 p0 w$ Q+ |, `/ ^+ g( LSCHEMATIC_DIRECTORY 'E:/学习资料/cadence_practice/my_schematic';
5 d/ B# n3 T, Y' {+ C& IBOARD_DIRECTORY '';
+ p0 ^. G8 G6 E1 [OLD_BOARD_NAME 'E:/学习资料/cadence_practice/my_pcb/dsp6713.brd';
6 x# a: W, X' T8 INEW_BOARD_NAME 'E:/学习资料/cadence_practice/my_pcb/dsp6713.brd';

CmdLine: netrev -$ -i E:/学习资料/cadence_practice/my_schematic -y 1 E:/学习资料/cadence_practice/my_pcb/#Taaaaaa03712.tmp
$ }' f- T" C' x7 L; {* e
------ Preparing to read pst files ------
; r- W" b+ j8 ]! @1 s' ^$ y7 I; m2 y, g

#1   ERROR(24) File not found
4 A( n. ]' q) C5 K     Packager files not found
$ R' e' D' z: j* E" F
#2   ERROR(102) Run stopped because errors were detected

/ P# }% \5 ]7 ^( ]' Ynetrev run on Jan 20 15:58:54 2013
) d. u' ^8 H  P1 ~3 l% q+ I5 H4 o
5 Q1 j3 H. z+ w; s5 m   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
: o. T! j4 l" a' P3 R$ H: j7 _   INCREMENTAL OFF
3 b* d0 q4 l% q; }" }5 H   INTERFACE_TYPE PHYSICAL
5 V' J4 H! Y8 {7 L   MAX_ERRORS 500
   MERGE_MINIMUM 5
) N" _1 I$ G0 D  y2 G, b   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
1 L3 J1 k( j' L/ j- [8 e, `   SINGLE_NODE_NETS ON
( Z5 }& W5 U& H' f1 |2 j& B  f) D   SPLIT_MINIMUM 0
: h# _: ~8 G1 z+ ?( Q8 J$ c3 S   SUPPRESS   20
   WARNINGS ON
7 b; b6 T/ B8 K  y
7 d+ y) y: ?, [  2 errors detected
No oversight detected
; K( L  D# u5 e1 p% l- f No warning detected

# b( G' h; e) Y2 p# J* n( `cpu time      0:00:31
$ G2 v. v+ `1 \5 f  a4 }" @elapsed time  0:00:00

wolf343105

有中文字符.

wwzsxcq

wolf343105 发表于 2013-1-20 17:23
有中文字符.

谢谢，不过这下我改成英文了，好像还是不行，求解······
(---------------------------------------------------------------------)
! n0 e6 R8 f1 B7 F1 _1 Y- \(                                                                     )
(    Allegro Netrev Import Logic                                      )
(                                                                     )
(    Drawing          : dsp6713.brd                                   )
(    Software Version : 16.5P002                                      )
# ?0 c7 D9 I( t/ b  t6 O(    Date/Time        : Sun Jan 20 17:36:09 2013                      )
(                                                                     )
; k# Z  y4 U/ X% \3 y2 e(---------------------------------------------------------------------)
2 S( E" W* M0 ^. e4 Q7 M0 O

------ Directives ------

RIPUP_ETCH FALSE;
RIPUP_DELETE_FIRST_SEGMENT FALSE;
RIPUP_RETAIN_BONDWIRE FALSE;
& P: d- I# u4 a$ p7 p' I2 w7 A6 fRIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE;
4 r! k2 D4 I1 ~7 q: M7 u0 S* F9 hSCHEMATIC_DIRECTORY 'E:/learning/cadence_practice/my_schematic';
) c4 N& c' h5 o& J; h8 `* T, z. B" q4 FBOARD_DIRECTORY '';
/ q' P6 [1 D! q' VOLD_BOARD_NAME 'E:/learning/cadence_practice/my_pcb/dsp6713.brd';
: B) `0 Z( a0 U3 a; ^* p/ b2 jNEW_BOARD_NAME 'E:/learning/cadence_practice/my_pcb/dsp6713.brd';
0 ]6 ^( n' G9 d/ i( @. ]( d
CmdLine: netrev -$ -i E:/learning/cadence_practice/my_schematic -y 1 E:/learning/cadence_practice/my_pcb/#Taaaaaa02008.tmp

$ t4 s0 S# j; U  w' @, O+ j------ Preparing to read pst files ------

% ^1 M# k/ B0 X! q. r, F
#1   ERROR(24) File not found
+ H1 b' k2 E6 D     Packager files not found

#2   ERROR(102) Run stopped because errors were detected
$ Z0 E7 e% J8 U& m2 `" W; _: p) p8 ~' o8 a
netrev run on Jan 20 17:36:09 2013

wwzsxcq

刷个屏，请大神帮忙瞅瞅啊······

amaryllis

网表应该没导出来，allegro找不到相关的文件

wwzsxcq

amaryllis 发表于 2013-1-22 09:44
网表应该没导出来，allegro找不到相关的文件

创建网表时好像没提示错误啊，建立allegro文件夹里面的东西如图中所示，不晓得是不是有了，第一次玩这个，麻烦瞅瞅啊，谢谢

wangfeif8

网表路径不对，导入时检查下是不是你导出网表的那个文件夹。

amaryllis

wwzsxcq 发表于 2013-1-22 19:53
创建网表时好像没提示错误啊，建立allegro文件夹里面的东西如图中所示，不晓得是不是有了，第一次玩这个， ...

网表路径不对，你的网表出在allegro文件夹下面，但是导网表的路径却设置在上一级，即my schematic下面

wwzsxcq

wangfeif8 发表于 2013-1-22 21:39
网表路径不对，导入时检查下是不是你导出网表的那个文件夹。

谢谢，导进来了

wwzsxcq

amaryllis 发表于 2013-1-23 17:20
网表路径不对，你的网表出在allegro文件夹下面，但是导网表的路径却设置在上一级，即my schematic下面

  l" M7 d" v- {! ?9 ^7 S+ T谢谢，导进来了，呵呵

霏雨雪

wwzsxcq 发表于 2013-1-24 22:32
8 A1 P# ]( _$ D) u3 Y谢谢，导进来了，呵呵

+ t1 ^6 _$ z0 N3 K" @+ Z终于看懂一个。。。