怎样通过back annotation检查pcb layout是否与schematics一样？

cheerkitta

画完板子总需要检查connection是不是都正确吧，但是不知道怎么check layout vs. schematics。
# P2 |& {9 {. Y2 m
' d% U; M' K& `9 v3 q; L貌似是用back-annotation？怎么重命名元件，已经为什么需要重命名呢？
' v6 I( [6 c/ Q4 q4 {
, w% I( i7 [2 o4 _多谢各位大师

rx_78gp02a

检查是否一致用的是网表对比吧，back annotate在非同步的情况下是不能够执行的，切记，不要在pcb和原理图不同步的情况下重新对pcb的器件进行编号，这样，你的pcb即倒不进网表也没法把重编号的信息反标到原理图中。

hejiabei77

rx_78gp02a 发表于 2012-6-29 08:36
! u" [0 q- m% S! n3 d0 a* ]检查是否一致用的是网表对比吧，back annotate在非同步的情况下是不能够执行的，切记，不要在pcb和原理图不 ...

谢谢版主

cheerkitta

谢谢！

cheerkitta

rx_78gp02a 发表于 2012-6-29 08:36
检查是否一致用的是网表对比吧，back annotate在非同步的情况下是不能够执行的，切记，不要在pcb和原理图不 ...

大侠还有个问题

试了网表对比（design compare），导入的netlist应该是什么格式呢？我试了导入3个dat文件都说不识别。

另外怎么同步pcb和原理图？是用back annotate吗，具体怎么操作呢？

ghfghyb

为啥要通过修改PCB来同步原理图啊！！这样容易出错，建议还是以修改原理图再更新到PCB，这样才能保证设计的正确性！！
' P4 c( e" B1 n$ j: S你把PCB放在原理图自动生成的文件夹下（在原理图的文件层面会有一个allegro的文件夹），按顺序打开原理图，PCB，再把PCB update一下，就可以进行同步了！！不过好像不支持反标！！！

rx_78gp02a

cheerkitta 发表于 2012-7-5 02:33
大侠还有个问题
& Q# q: j* W4 c8 u8 @
/ K' @0 X! d9 h+ F2 d# `3 t试了网表对比（design compare），导入的netlist应该是什么格式呢？我试了导入3个dat文 ...

" M  C; i4 d- t- l9 Bhttps://www.eda365.com/thread-6239-1-1.html
http://wenku.baidu.com/view/58ddae2bbd64783e09122b84.html

6 b% }/ i5 Q! G: z分别是第三方网表对比和第一方网表对比

hejiabei77

看一看

cheerkitta

ghfghyb 发表于 2012-7-5 07:47
% D& T! M$ D: h5 S* q为啥要通过修改PCB来同步原理图啊！！这样容易出错，建议还是以修改原理图再更新到PCB，这样才能保证设计的 ...

' K& X) w- c% G, w3 s  M不是想通过改PCB来同步原理图。是布完线之后想看看做完的PCB电路跟原来的原理图是不是一样，有没有连接错误..

ghfghyb

那就肜原理图重新进行一次update，就可以了，这样是最安全的！！

cheerkitta

ghfghyb 发表于 2012-7-5 23:51
5 J" H! G- n7 ?& U7 t  q$ H那就肜原理图重新进行一次update，就可以了，这样是最安全的！！

0 Y7 I% R( \" }& }* L! J- I具体怎么操作啊？不太懂。。。
) \' X- B! `/ `8 X6 M0 [) W
2 G$ j6 Q: r5 [  H* D* t8 n不好意思啊 刚接触这个软件

cheerkitta

rx_78gp02a 发表于 2012-7-5 08:23
7 d7 z8 W, m6 b% |https://www.eda365.com/thread-6239-1-1.html
http://wenku.baidu.com/view/58ddae2bbd64783e09122b84.h ...

大侠 不好意思还有个问题
' G+ h: N2 J+ N9 e, V2 R, U  e: R
9 ~/ l% z4 h5 Q) ?/ m试了design compare，原理图那边的网表没问题，但是PCB这边，比如我还没开始布线，直接打开design compare后显示的xml文件里，已经含有所有的布线信息了。

貌似这份xml文件不是对应PCB本身的，怎样才能正确导出PCB的xml网表呢。
$ Z/ k# B) c3 u. f4 _4 B
1 P  l' ?, b* l麻烦你了，多谢!

ghfghyb

cheerkitta  发表于 7 小时前
+ d) b! E4 z: D具体怎么操作啊？不太懂。。。
5 v/ M7 ^/ \' @; q/ K; F8 C" k不好意思啊 刚接触这个软件

在原理图工具中打开tools---create netlst
  f2 U( r: z3 c# _' r8 n勾选create or update.....
; i# Q& T# x, d选择需要更新的PCB，输出PCB。就搞定了！！

zn383462925

rx_78gp02a 发表于 2012-6-29 08:36
; |+ W  ^+ m( Y8 ?  B8 j1 q+ s检查是否一致用的是网表对比吧，back annotate在非同步的情况下是不能够执行的，切记，不要在pcb和原理图不 ...

请问版主allegro的第三方网表是否支持back-annotation的功能？如果支持，操作是否与第一方网表一致？