|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 penny190 于 2011-5-31 10:40 编辑 " z# \% i2 C: ]
4 G3 d8 q h, ?6 a
Dear 各位大大，想請問Allegro 有隱藏這方面的設定嗎？隱藏Board file的Netlist 與 Clines (TOP & BOTTOM)
* }" b/ I2 t4 z3 v8 d+ u! u9 a4 R
! W! F! B9 N8 P9 x; z* y. Y6 {% `& k+ k7 [5 |/ G. F
7 L( y7 S& H6 w! t" m9 t. J$ X* d2 z0 U# Y
5 G& @+ p0 W. Q最近拿到一張Board File ，打開Board Top and Bottom的Etch都被隱藏看不見，內層的Shape跟走線都可以顯示，而在Display/Status裡面，所顯示的Unrouted 0/0，而且，去查詢Componet PIN點 都是顯示UNSPEC，當初懷疑是不是只載入零件，而沒有載入連線關係。
; h; Z% v5 u1 ]! W, `" v) m但是對方表示，Board File有完整的連線關係，是完整的Board，在allegro 可以設定隱藏資料，而且確定Cadence原廠可以解決，3 Z5 D2 _# q" G' y6 }3 W9 p
所以，所請問各位大大知不知道這個功能？. \4 W5 L2 `1 ^, V- n( ?" e& r
9 x- t: ~, L$ d9 y K
據說在15.X就可以設定了& M8 L, @( z u) I
' X% B9 G8 |* o* D! Q& |- N謝謝
/ P8 S+ G% X1 y3 A2 E6 Q/ R* x+ h& v& ?* j
把檔案發給大家看看5 ^* k# ~9 ]3 Y; p
# O# L* s2 B: S% `' S7 v% G: w# f* g9 b) ?. A
|
|
[复制链接]
/1 
发表于 2011-5-31 10:30
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
但對方肯定Board有完整的資料，他說嗯！應該說不是隱藏，而是將板中的Netlist & 表層的走線作了特殊處理，原廠可以解開這個”秘密”，如果有管道也可以Cadence原廠來幫您恢復，所以才想問各位大大知不知道allegro是否有這項功能
据我了解是没有这个功能的。那个Board肯定不是完整的，DRC:5XXX，net: 0