求助capture原理图导入allegro PCB Editor

kgdyniusr

求助capture原理图导入allegro PCB Editor
" J& p6 T6 P- {" s6 s    刚刚学习allegro，请问网表导入allegro PCB Editor时要怎么设置？导入网表之前要做些什么准备？
在原理图中我把原件的PCB footprint都填上了，跟allegro里面的封装名一致。其实令我很疑惑的是，仅仅
是在导入网表前设置了网表的路径，却没有具体选择是哪个网络表，加入我的指定路径里有很多个网表，那
. ]5 R2 T) D6 h岂不是很乱，所以我把原理图的名字和PCB 都取同样的名字，而且存放的路径都一样。但是都不能导入，我怀疑是allegro里要设置封装的路径，请大家指教，谢谢
; i0 _: e9 h: L7 S' |5 i下面是导入错误提示
* ]$ J/ y4 v6 ACadence Design Systems, Inc. netrev 15.7 Wed Oct 27 14:42:35 2010
(C) Copyright 2002 Cadence Design Systems, Inc.
& i9 Z% s; @+ N& {7 }: ?  S------ Directives ------
RIPUP_ETCH FALSE;
* _( e$ S3 I4 ?/ }' l' ^* ^6 ~RIPUP_SYMBOLS ALWAYS;
MISSING SYMBOL AS ERROR FALSE;
: i& x$ Z! _/ u7 t/ K" USCHEMATIC_DIRECTORY 'E:/Cadence/work/pad';
( k, ?4 R7 J/ [5 Z, |( g; s# g1 KBOARD_DIRECTORY '';
% G" ?. o6 R! \1 G6 O. H; qOLD_BOARD_NAME 'E:/Cadence/work/pad/MYDSIGNE.brd';
NEW_BOARD_NAME 'E:/Cadence/work/pad/MYDSIGNE.brd';
  L+ I6 T* z- ]  P0 w/ v) C2 [8 TCmdLine: netrev -$ -5 -i E:/Cadence/work/pad -y 1 E:/Cadence/work/pad/#Taaaaaa03360.tmp
* \3 q5 _& z" a( {------ Preparing to read pst files ------

! j/ r, R7 }  X#1   ERROR(24) File not found
     Packager files not found
#2   ERROR(102) Run stopped because errors were detected
netrev run on Oct 27 14:42:35 2010
   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
- _* H: ], r! P. Z4 d4 `6 f6 N   INCREMENTAL OFF
. P1 I# }/ Q* Y; Y3 j; c2 @" d" y# ]   INTERFACE_TYPE PHYSICAL
6 M5 W& F: q, C* F+ V' c   MAX_ERRORS 500
6 |( |) [1 ~  y' k- `+ R5 W   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
0 v0 B5 `6 x5 g# Y4 K4 Q) N   NET_NAME_LENGTH 24
6 {0 Z- |0 U; `5 L   OVERSIGHTS ON
' W3 t2 d/ y& B   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
! W0 i+ e* x9 e0 S! l  Z$ Q  @4 P   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
0 z: u8 E$ [- {/ ]. _+ ]; D  2 errors detected
No oversight detected
# t+ Z8 N! t6 t( z$ n5 \6 o9 q No warning detected
cpu time      0:00:04
: o0 r& C; _) T5 ]3 ~: h7 r' relapsed time  0:00:00

; w, G# Y7 g1 w' E1 e3 p

freemanz

英文已经提示你，封装没找到

freemanz

其实可以在capture生成网络表，自动连接到PCB

jccj_wan

导入的问题还有点不明白...主要是没自己做过完整的流程