|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
敢问各位大侠,小弟近日使用Capture CIS进行原理图设计,完成后输出网表,并想通过Allegro进行PCB设计。但
, w2 x- i) ^) \5 D7 N2 d0 ^Allegro输入网表后,出错,显示如下:8 o, U' R8 Y) w8 S! C2 T, b
Problems with device 'MC74LCX125_0_14PIN, TSSOP_IC_MC'. JEDEC_TYPE property '14PIN, TSSOP' is illegal:
5 P0 Q7 T+ W3 k0 j3 d# V'Package name has invalid characters or is too long.'.Device 'MC74LCX125_0_14PIN, TSSOP_IC_MC' has
) r$ f& l0 N. _library errors. Unable to transfer to Allegro.$ Z) \/ i6 P( l$ A$ w2 S7 |& K
所以有以下几个问题:
7 c: A) e$ P1 B* p1) 如何解决以上问题,是CAPTURE CIS里定义的封装和 ALLEGRO所提供的封装不符吗?
" A) { Y3 d; z' _4 j2)Capture CIS生成的元件库,在Allegro导入网表后会自动将Capture CIS元件库里的元件转换成可以在Allegro里摆, R8 R2 x( [: c6 l/ s
放的元件吗?1 z: |! L; ^% D% J2 @6 x; u0 W5 w9 e
3)Allegro里提供的“Part developer”工具也会生成原理图里元件封装,与Capture CIS生成的元件库有什么关系?
6 `0 Q# [) c& `9 _1 M8 L4 I4)Allegro里提供的“Part developer”生成的库是否能用到Capture CIS的设计中?) D3 r7 K' I4 N% ^- u5 h
5)Capture CIS里摆放库里的元件有两种方法:“Place Database Part”,快捷键“Z”与“Part。。。。”,快捷键% U: @: M9 p& A0 n, ]( L+ b' }; I
“P”有什么联系和区别呢:
* U3 r6 y$ V2 t4 V+ g- q! H" N烦请大哥大姐帮我解决此问题,感激不尽。 |
|