|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
敢问各位大侠,小弟近日使用Capture CIS进行原理图设计,完成后输出网表,并想通过Allegro进行PCB设计。但2 ?- u7 _2 Z' b4 k- f- V% y( T
Allegro输入网表后,出错,显示如下:
0 B8 \7 _4 s" iProblems with device 'MC74LCX125_0_14PIN, TSSOP_IC_MC'. JEDEC_TYPE property '14PIN, TSSOP' is illegal:
% v2 |8 [' A" p. m( }'Package name has invalid characters or is too long.'.Device 'MC74LCX125_0_14PIN, TSSOP_IC_MC' has & V: i6 K; p& i$ E
library errors. Unable to transfer to Allegro.
! j$ z. i6 h* g1 c( M) k所以有以下几个问题:
# \! |/ z* b, w/ d( S* n1) 如何解决以上问题,是CAPTURE CIS里定义的封装和 ALLEGRO所提供的封装不符吗?
) G D: d8 ^! u& g# b2)Capture CIS生成的元件库,在Allegro导入网表后会自动将Capture CIS元件库里的元件转换成可以在Allegro里摆
# ~8 _) v5 e# o4 L1 e' B放的元件吗?
/ {5 c6 |% G+ H: ?2 X& H. F3)Allegro里提供的“Part developer”工具也会生成原理图里元件封装,与Capture CIS生成的元件库有什么关系?& P) [' w1 Y, g
4)Allegro里提供的“Part developer”生成的库是否能用到Capture CIS的设计中?1 `& `7 P, k# K1 \4 }
5)Capture CIS里摆放库里的元件有两种方法:“Place Database Part”,快捷键“Z”与“Part。。。。”,快捷键9 D1 u, _1 M0 `! ~3 n
“P”有什么联系和区别呢:
0 u+ W+ A( h( ~1 {( I1 T( t5 E烦请大哥大姐帮我解决此问题,感激不尽。 |
|