|
|
20. 如何设置和更改Protel的DRC(Design Rules Check）( j% }+ f6 Z5 e2 m
菜单Design->rules。只针对常用的规则进行讲解：
7 `2 w' G9 k( \( A7 K1 I9 K * Clearance Constraint:不同两个网络的间距，一般设置>12 mil，加工都不会出
; O4 A( R& t8 A/ o$ H% g4 X2 @问题
' w# S9 G" _3 b5 R5 x T * Routing Via Style:设置过孔参数，具体含义在属性里有图。一般hole size比导% L% Q6 ], O; O2 P
线宽8mil以上，diameter' M' s% w' d# A, y
比hole size大10mil 以上' u* i1 V6 V4 b4 F# y
* Width Constraint:导线宽度设置，建议>10mil
, y3 r. u; m% U6 p: f( J21. 由SCH生成PCB时提示出错(Protel)* x" |/ w5 ^/ r9 B. R
sch编辑界面中选择design-->updatepcb,在出现的对话框中按“Preview Change”按钮，选中 Only show Errors会列出所有错误
: ?( `. U0 J1 s. o* O' m9 f 错误类型 解决办法0 s! z% l2 f- Y- i# c; H/ A
(1)footprint not found 确保所有的器件都指定了封装; 确保指定的封装名与PCB中的封装名一致; 确保你的库已经打开或者被添加$ Z" {4 p5 t* R0 ~3 c
(2)node not found 确认没有“footprint not found” 类型的错误; 编辑PCBlib,将对应引脚名改成没有找到的那个node., P% c$ e" R5 k7 v1 ^5 b
(3)Duplicate sheet number degisn-options-organization,给每张子电路图编号. |
|
/1 
发表于 2009-2-18 15:56
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
