TF卡设计问题

jccj_wan

tf卡设计这么多次，一直也没出啥幺蛾子，目前调试我遇到了一个问题，基本判定跟走线有关：
/ ^  k2 G9 N0 f% N2 {- x海思3559的板子，第一版tf卡正常，第二版的时候因为结构有点调整，把TF卡部分做成一个接口板，使用了一根20cm长的软排线连接的主板。各种排查后，怀疑是因为这个线太长导致的tf卡工作不正常，附图中有串口打印信息。刚做了一个8cm的软排线，正在生产还未到（内心里是特别不希望是线长导致的，要果真那样的话，结构就得大改，也就完犊子了）！
# x5 A% o# q  K9 Z7 |当时想着tf卡这种低速的信号，随便怎么拉，就没在意这个点，没想着阴沟里翻船！求大神指导，是确实因线长太长导致的吗？结构已经无法修改了，能否还是使用20cm的方案，对走线进行一些优化，达到正常工作！！！！求大神呀~~~
9 ?: D( z( G2 S
' u' |/ r6 Z3 G% j
- c( p( O) }5 T$ ~
补充内容 (2018-5-16 14:41):
9 ^$ o# c+ s8 B& U- y一共做的三种FPC结果如下：
4 c" l7 ?9 ^1 U# d; H1、2层20cm FPC：最初所用的排线，TF卡无法正常识别和工作；
2 P9 J% ~. _! f" w2、2层8cm FPC：正常，TF卡可以正常工作；
8 n: E' J  ], P' ]0 G3、4层20cm FPC：做4层fpc的时候，优化了下板子的包地和tf卡相关数据信号的等长...

! k, e, x( U2 w9 t7 z0 o. [补充内容 (2018-5-16 14:51):
. i& ?  n3 C! N0 Z- ` 3、4层20cm FPC：做4层fpc的时候，优化了下板子的包地和tf卡相关数据信号的等长处理。结果：正常，TF卡可以正常工作。

下雨天睡觉

其实SD3.0的速率好像也没你说的那么低速，像一般用的SDR50时钟也是能到100M的，设计上也是要稍微注意一下的。
从你的Log来看，是卡初始化的时候切换电压失败了：


初始化阶段的clk频率Spec上写的大概是100~500KHz，我们之前测试是150KHz，所以你出错的阶段速度还没上去。
建议你先关注一下卡的3.3V Power和IO PWR，以及你SOC近端的IO PWR，不确定你走这么长的排线压降会不会有点大。另外可以用示波器抓下CMD和CLK的波形，看下有没有被干扰到。
另外，切换电压失败后理论上是会对卡进行一次下电操作的，你的这个电路好像并没有什么上Power Control电路，可以人为的插拔卡或者手动上下电也试一下。
再者，你的线路图不全，把你主板SD卡部分的线路图也贴一下吧。

超級狗

jccj_wan 发表于 2018-4-17 11:55
牛人都来了！！！
7 r: W% o6 J" ]! M# X" v第一个没看懂不知道是什么意思，怎么操作？
第二个，FPC线是走的双层，只是背面也是 ...

• CPU 端的 SD/MMC Controller 有的可以調驅動能力（Driving Strength），可以查一查有沒有暫存器（Register）可以設定。
• 改三層或四層中間夾地也是可以，原本我以為你是用 ZIF Connector，耽心軟排變太厚夾不進去，但看起來是 Board to Borad Connector，唯加厚及鋪銅都會讓軟排變硬，造成不容易彎曲。
  

不想改結構就這樣試試囉！不保証能解，但至少是個機會。
3 _) H3 o$ m  X7 \/ p
; U2 @" |0 ^3 G
9 o4 r' i9 V* {# |7 @3 W, y

jccj_wan

超級狗 发表于 2018-4-17 08:58

軟件設定加大驅動能力（Driving Strength），但對 EMI 有副作用。

軟排如果是單層，改為雙層、背 ...

牛人都来了！！！
- _5 W8 s& O8 S7 Y. P第一个没看懂不知道是什么意思，怎么操作？
第二个，FPC线是走的双层，只是背面也是走线。我做了两种FPC线，一种是还是这样的走线，只是改短总的线长；另外一种是保持总的FPC线长不变，把FPC线做成4层，添加了两个GND层。不知道能不能行。。
( i. Z5 _. ~3 H; a1 s7 T! G

松哥无敌

强烈关注

Aubrey

1，C22 C23尽量靠近VDD引脚；
% y7 g) Q9 n- W$ \- y) o: B6 l1 Z2，走线与高频线隔开，整组包地，CLK最好单独包地；
3，各线长度长度误差要最好小于10mm，看下SD是跑SD2.0还是SD3.0，如果是SD3.0，要把电压改为1.8V。

9 Z" S( M3 a# @% N) o( L2 \另外提醒ESD也要加一加（结电容要小点的）。
% S( L7 o- N2 \$ u! P

asdf193

和线长有关系的呀，我之前的板子就是走的太长，小卡能读出来，128的读不出来~

myiccdream

把上拉改小试试。I2C就有这问题。 距离远。上拉必须越小。你直接用100欧 或者300欧的上拉来做试验

zltwin

学习中

asdf193

5 E, S# f( o* k+ n7 S0 ~, E  k" q这就是线太長的缘故~~别找了~~我遇到过很多次了~~

cun1986

SDIO0_VOUT加几个电容放在上拉电阻附近。上拉电阻改为4.7k，减少对信号质量的影响

car13

把时钟线的电容去掉，如果还不行的话再在时钟线上拉47K的电阻，你接的这FPC线好应该是没有问题的，如果还不行再把FPC线用屏蔽导电布包起来接上地

超級狗

• 軟件設定加大驅動能力（Driving Strength），但對 EMI 有副作用。
• 軟排如果是單層，改為雙層、背面鋪地試試！SD/MMC 是單端訊號，底下沒映射地（Image Ground）對訊號很不利。
  

3 Q: ^8 u7 x4 c; W4 ~8 p1 P
( B8 M4 {& m7 D8 A; w9 B: ?
9 p5 E8 K2 ?1 M3 {* \8 i7 o9 ?

ariel0002101

ESD也要加一加（结电容要小点的）。

djadfas

飞到第一板 赶紧确认 别等线了

jccj_wan

asdf193 发表于 2018-4-16 09:38
. {% |; ^% @7 J8 Z! q8 n7 M这就是线太長的缘故~~别找了~~我遇到过很多次了~~

你当时也是线长导致的？有多长会不行呢？后来怎么解决的呢，直接改短就可以了？

jccj_wan

cun1986 发表于 2018-4-16 10:16
SDIO0_VOUT加几个电容放在上拉电阻附近。上拉电阻改为4.7k，减少对信号质量的影响

3 n* q$ `0 Z- y试了一下，还是不行，不过串口信息有所不同了
8 \, a1 Q/ J9 l/ Q7 |, ~. I