|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
大规模芯片都集成了很多功能模块，但是在实际的电路设计中不可能把芯片所有的功能模块(或者说接口)全部用上，因此总会有或多或少的管脚会“用不上”，那这些未用的管脚一般怎么处理呢?
$ `& K' c5 @4 |9 d5 v管脚一般大致分为如下几类：, W2 u5 g+ \- q3 k
1）input 输入；0 G* i* H( c' n4 C% C) {
2）output 输出；
+ ]- o% f, O' d+ A- Z3）Bidirectional 输入/输出2 v7 s; m8 [0 E3 C
4）power 电源地4 q! c, v7 m* u j, I% ?' C
t. s/ i% J" Y$ a; B
/ C' J3 V7 J; H6 W* c" H/ W7 w于输出管脚Output pin，除非芯片有特殊说明和要求之外，都是可以直接悬空处理的；
2 J; y2 ]* L$ |. b既是输出又是输入的Bidirectional，一般这一类管脚通常就当做输出管脚来看待即可；
; V- C; H# V: ]4 t+ p# m( jinput 对照器件手册里说明的设置：( L% }7 u, r7 j1 o' j0 Y8 o; J
1）时钟输入类功能的管脚，不用时直接接地处理或者通过一个下拉电阻接地，防止管脚受到干扰影响芯片正常运行；
$ B' S H" H( u1 {' t7 x7 v5 E- ~2）一些使能控制类的管脚，如果不使用，最好上下拉到一个固定的功能触发电平，让管脚有一个稳定的参考电平输入；
4 z% \9 s/ h: \3）对于硬件配置类功能的管脚，不用时也需要固定为高电平或者低电平，当然大多数的芯片内部一般都有默认的上下拉匹配，也可以选择悬空处理，但是如果是比较敏感的信号的话，外部一个强制的上下拉会可靠很多；
$ Z4 U% \, ^9 x- \4）对个别管脚在不确定的情况下，最好把上下拉电阻都预留，调试的时候可以根据实际表现来选择是上拉还是下拉；
0 o% x5 S! h h2 O' d3 h; z' B7 ^* b; q, f9 V6 p* r) \
- c; v- w: N m' s$ v各位大神们 ，这样是不是就比较全面？还有什么需要注意的吗？" {% Y& a5 J: s1 i! j
|
|
[复制链接]
/1 
发表于 2018-4-11 10:19
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
