请教下，allegro 有没有限高的方法，比如我画个shape 这里限制高度为2.0之类的？

eileendong

如题，1）allegro 有没有限高的方法，比如我画个shape 这里限制高度为2.0之类的？还有个问题，allegor可以导入STEP模型，这个有什么用吗？另外可以由proe产生文件，导入到allegor中，建立模型？

djadfas

1 前提是你做封装时候加了高度这个信息 不然没法用  2、3D相关的 我很少用

只为一口气

allegro可以导出带有器件高度的3D图，并用3D软件查看，估计step模型就是为了让这个3D效果看起来更逼真吧，要不所有器件都是一个个的方块。   还有就是我只知道能设置器件的高度，并导出来看效果，至于这个限制高度的规则，我还真是没发现。网上搜索了一下也没有发现相关的资料。占楼等大神解惑！

anjing200707

可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

inspiron1501

通过3D 模型可以很方便的实现限高功能。

hwz2824262

) @4 H* B' t  z1 g( ?
1 C: x1 o5 ]9 e2 q% U$ b0 r8 n1.当然可以，习惯放置在areas里面的package keepout中
2.可以通过EMN将限高的信息导入板中。

freeren

anjing200707 发表于 2017-1-4 16:21
可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

正解，就是这么处理

只为一口气

anjing200707 发表于 2017-1-4 16:21
可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

! b6 a9 o+ M! I/ M! q4 X; Y在规则里面设置吗？具体点！谢谢咯！
4 e# f* x+ ~* a( W

只为一口气

anjing200707 发表于 2017-1-4 16:21
可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

是这样吗？但是这样我试了下，不报错啊！是不是还要打开规则管理器哪个地方的规则开关？

kini0821

做封装时候加限高高信息导出3D图才有用

li262925

首先器件有高度设置    package keepout层相应区域铺shape    然后设置shape高度   
+ ^& d8 Z8 T( r% D
) P$ E8 Q* k" \" n8 Q% _# ?不报错应该是DRC没打开的问题吧

eileendong

inspiron1501 发表于 2017-1-4 16:29
3 W* [/ }4 {  Z- J0 H( ~6 a通过3D 模型可以很方便的实现限高功能。

$ n8 d) p$ s/ o* m能说的更加详细点吗？
4 o9 T6 N1 e& l

eileendong

li262925 发表于 2017-1-5 16:43
/ q; u% C# E* ?8 Z( _9 x" q首先器件有高度设置    package keepout层相应区域铺shape    然后设置shape高度   

不报错应该是DRC没 ...

$ n. r0 G4 K: p, W6 T- i我也这么设置了，还是不包错？DRC 哪层显示？不是top 吗？

eileendong

hwz2824262 发表于 2017-1-4 16:31
: v& @4 x0 a9 b1.当然可以，习惯放置在areas里面的package keepout中
2.可以通过EMN将限高的信息导入板中。

高度的信息：
9 Y" s2 d2 \, ]' s4 k1）我研究了下，可以通过原理图里面的ptf（修改高度信息）导入。感觉优先级高于封装里面自带的place bound的高度。
2）emn 信息，打开看过，不知道高度的信息在哪里？；1608L_C-1-N  111111111111111111  L401
  144.6500    -13.1300       0.000  BOTTOM  PLACED
我打开emp看到过，修改过emp里面的高度信息，重新导入，貌似不管用

还请高手指点下

hwz2824262

eileendong 发表于 2017-1-9 10:36
9 c4 ]* T% M, J+ T8 Y高度的信息：
1）我研究了下，可以通过原理图里面的ptf（修改高度信息）导入。感觉优先级高于封装里面自 ...

2 E: C7 d; l/ e7 _. u5 s8 N1).可以通过导入IDF的方式将限高信息导入在package keepout中
0 O5 L/ t* M6 L" E* n$ M$ ]2). 元件的限高信息可以设置在package geometry中，这样就不会有冲突