请教下，allegro 有没有限高的方法，比如我画个shape 这里限制高度为2.0之类的？

eileendong

如题，1）allegro 有没有限高的方法，比如我画个shape 这里限制高度为2.0之类的？还有个问题，allegor可以导入STEP模型，这个有什么用吗？另外可以由proe产生文件，导入到allegor中，建立模型？

djadfas

1 前提是你做封装时候加了高度这个信息 不然没法用  2、3D相关的 我很少用

只为一口气

allegro可以导出带有器件高度的3D图，并用3D软件查看，估计step模型就是为了让这个3D效果看起来更逼真吧，要不所有器件都是一个个的方块。   还有就是我只知道能设置器件的高度，并导出来看效果，至于这个限制高度的规则，我还真是没发现。网上搜索了一下也没有发现相关的资料。占楼等大神解惑！

anjing200707

可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

inspiron1501

通过3D 模型可以很方便的实现限高功能。

hwz2824262

7 u2 E4 f  V& N7 }# c+ X  Q1.当然可以，习惯放置在areas里面的package keepout中
2.可以通过EMN将限高的信息导入板中。

freeren

anjing200707 发表于 2017-1-4 16:21
可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

1 G3 H  ?7 E0 x  R9 R正解，就是这么处理
  E0 g6 V) J0 x

只为一口气

anjing200707 发表于 2017-1-4 16:21
+ p7 P5 n0 Y) u! H  x; O) l可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

9 u2 M" y4 m' l9 c. t在规则里面设置吗？具体点！谢谢咯！
0 b6 K7 D) l8 S+ o. X: H+ y1 ]( {

只为一口气

anjing200707 发表于 2017-1-4 16:21
可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

是这样吗？但是这样我试了下，不报错啊！是不是还要打开规则管理器哪个地方的规则开关？
, n% T8 z9 @8 A# \! w1 s* i

kini0821

做封装时候加限高高信息导出3D图才有用

li262925

首先器件有高度设置    package keepout层相应区域铺shape    然后设置shape高度   
7 l; q- H  F3 l, d( b* J( M- o
) I, N9 n; V. b" u/ c2 z不报错应该是DRC没打开的问题吧

eileendong

inspiron1501 发表于 2017-1-4 16:29
8 [+ X5 G" H( Q2 c( J( s. p# P通过3D 模型可以很方便的实现限高功能。

能说的更加详细点吗？

eileendong

li262925 发表于 2017-1-5 16:43
首先器件有高度设置    package keepout层相应区域铺shape    然后设置shape高度   
, [& R9 W+ V' j# D% N$ @+ S
5 X4 D6 ~% U0 g, L' {3 h% [不报错应该是DRC没 ...

我也这么设置了，还是不包错？DRC 哪层显示？不是top 吗？

eileendong

hwz2824262 发表于 2017-1-4 16:31
1.当然可以，习惯放置在areas里面的package keepout中
2.可以通过EMN将限高的信息导入板中。

高度的信息：
# T# \1 K- k8 r! R* {! o1）我研究了下，可以通过原理图里面的ptf（修改高度信息）导入。感觉优先级高于封装里面自带的place bound的高度。
* k4 u# N3 W  y. I& ]; t$ @4 I0 }2）emn 信息，打开看过，不知道高度的信息在哪里？；1608L_C-1-N  111111111111111111  L401
  144.6500    -13.1300       0.000  BOTTOM  PLACED
( L3 N( t) D! e+ |2 T5 [我打开emp看到过，修改过emp里面的高度信息，重新导入，貌似不管用
2 F" u2 G: {6 _6 E  z2 p+ _% v$ i
还请高手指点下

hwz2824262

eileendong 发表于 2017-1-9 10:36
高度的信息：
1）我研究了下，可以通过原理图里面的ptf（修改高度信息）导入。感觉优先级高于封装里面自 ...

1).可以通过导入IDF的方式将限高信息导入在package keepout中
7 _  _/ w; V- B, {4 W2). 元件的限高信息可以设置在package geometry中，这样就不会有冲突