AD封装设计中勾了keepout

dzyhym@126.com

客户在ad中将一个器件的fill设置了keepout(封装中设置），生产那边怎么也转换不出来。
3 A0 m) i0 j- k不明白为什么这样设计封装，通常keepout是禁止布线用，如需要转换出来不能勾上keepout

钮兆萍

这个会后期生产不出来？？

5718366

元件可能是从pads（或allegro）中导过来的，pads（或allegro）中的keepout跟ad中的keepout可不是同一概念

dzyhym@126.com

钮兆萍 发表于 2015-11-17 10:13
# K6 q6 r& D7 B9 R这个会后期生产不出来？？

, a8 k* c# b/ z线路文件铜都没有出来 生产肯定出不来了
) J) `& V0 J# d! }( B1 |4 i

dzyhym@126.com

5718366 发表于 2015-11-17 13:40
  k% a, t; l; M1 D+ T, M; F元件可能是从pads（或allegro）中导过来的，pads（或allegro）中的keepout跟ad中的keepout可不是同一概念

看来pcb设计软件互导 安全隐患很大呀

denniszeng

EDA文件相互之间转换肯定要做CHECK，不可能完全做到全兼容

悇泺

; T, f& j4 F8 T- U4 B+ H, a- @) i
有时候客户要求禁布顶层有电气属性的line、shape、via，所以才在封装库中做如是设置
, _; Y, d/ T( D+ L( N& H# T2 B  ?

dzyhym@126.com

悇泺 发表于 2015-11-28 17:03
8 \$ S  x% T5 S2 Q% X有时候客户要求禁布顶层有电气属性的line、shape、via，所以才在封装库中做如是设置

- o/ C! l, x6 j3 z0 Q那它要输出到光绘怎么解决？勾了就输出不了，不勾又影响禁止，矛盾呀。