找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 856|回复: 18
打印 上一主题 下一主题

[仿真讨论] DDR3 跑1600M 差分CLK有最短走线长度要求吗?如最短600mil

[复制链接]

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
跳转到指定楼层
1#
发表于 2015-10-28 17:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如题' f5 q& o0 W7 M
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

3

主题

52

帖子

899

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
899
2#
发表于 2015-10-28 17:42 | 只看该作者
可能會有問題,但不是必然,與 DQS 有關係,也與 DDR3 Controller 有關。

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
3#
发表于 2015-10-28 19:51 | 只看该作者
高速信号的传输线都有最短走线问题,因为传输线太短,阻抗不连续,会在这段不连续上来回反射,这样信号质量会比较差,线长大于500mil以上,反射回来的信号会在这段线上损耗掉,不会来回反射。

点评

现在是走线CLK只有420mil的样子,但包括pin delay的话有600mil以上,不知道这样符不符合要求。手册上是600-1400mil  详情 回复 发表于 2015-10-28 20:28

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
4#
 楼主| 发表于 2015-10-28 20:28 | 只看该作者
Coziness_yang 发表于 2015-10-28 19:51, e7 P+ }  z1 i
高速信号的传输线都有最短走线问题,因为传输线太短,阻抗不连续,会在这段不连续上来回反射,这样信号质量 ...

$ F2 L6 E% t3 |8 E3 s  {现在是走线CLK只有420mil的样子,但包括pin delay的话有600mil以上,不知道这样符不符合要求。手册上是600-1400mil
8 [" c, `, c, _  l

点评

我所说的500mil是从信号的角度来分析,因为传输线太短会引起信号的来回反射。  详情 回复 发表于 2015-10-30 20:59

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
5#
发表于 2015-10-29 09:12 | 只看该作者
有最短要求。根据controller和ddr共同决定。
5 Q+ u, ^8 @8 k# P$ E$ Z: K; v你要满足时序要求,太短了对其他走线设计有很大难度,如,dqs,dq,addr,cke,csb难以做到合理的长度差,特别是两颗以上走菊花链的addr。# W& b% p$ _+ e+ l& @9 O$ P, l, M
同时你还要考虑散热以及电容摆放的位置,所以600mil以上会是一个不错的选择。这个600mil不包括pin delay。

点评

这个是单片的ddr,所以线长是满足要求的,电容散热评估了下应该也ok  详情 回复 发表于 2015-10-29 10:00
新年伊始,稳中求胜

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
6#
 楼主| 发表于 2015-10-29 10:00 | 只看该作者
cousins 发表于 2015-10-29 09:12
. j* W4 g. g6 z& x" a有最短要求。根据controller和ddr共同决定。6 ?% Q$ w1 J/ E5 g
你要满足时序要求,太短了对其他走线设计有很大难度,如,dqs ...
: O' x& B* d* Y* k( @% U8 V
这个是单片的ddr,所以线长是满足要求的,电容散热评估了下应该也ok5 _- Q$ M  P' }/ Y8 `  P/ s

点评

满足线长要求就可以。 那么clk你只要满足design guide 的要求就没有问题。 说句题外话:即使你不满足design guide的线长,只要做了仿真,确定时序裕量没问题,就不用担心。 至于ddr3的反射,振铃,单颗DDR,有合适  详情 回复 发表于 2015-10-29 10:06

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
7#
发表于 2015-10-29 10:06 | 只看该作者
qingshanke 发表于 2015-10-29 10:00
3 k" w- N- y, \9 n这个是单片的ddr,所以线长是满足要求的,电容散热评估了下应该也ok
  Y( z1 h- _  w! a
满足线长要求就可以。
4 m$ W3 h0 ?/ L& d# E' U  a  X2 T那么clk你只要满足design guide 的要求就没有问题。
8 {) p& d! Q' S- t' r7 A; |" Q说句题外话:即使你不满足design guide的线长,只要做了仿真,确定时序裕量没问题,就不用担心。; r) |2 u/ t0 H3 m
至于ddr3的反射,振铃,单颗DDR,有合适的odt不会有很大的问题
# n& ?" y9 ]3 B

点评

保险起见,还是绕到600mil以上吧。。。  详情 回复 发表于 2015-10-29 12:17
新年伊始,稳中求胜

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
8#
 楼主| 发表于 2015-10-29 12:17 | 只看该作者
cousins 发表于 2015-10-29 10:06# O1 _8 Q/ L$ T
满足线长要求就可以。
8 |6 J/ ~" l* n那么clk你只要满足design guide 的要求就没有问题。* R1 ]9 M. a  c/ b- s* k
说句题外话:即使你不满足de ...

9 k0 `1 S; v/ n0 N7 g: }+ A/ p, q: b保险起见,还是绕到600mil以上吧。。。
6 E- j. Y7 P! l" z% }4 T( J

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
9#
发表于 2015-10-30 20:59 | 只看该作者
qingshanke 发表于 2015-10-28 20:28  x+ W. X) u7 O) M; M' \5 G
现在是走线CLK只有420mil的样子,但包括pin delay的话有600mil以上,不知道这样符不符合要求。手册上是60 ...

" x6 w5 L4 E# l- |0 a我所说的500mil是从信号的角度来分析,因为传输线太短会引起信号的来回反射。

点评

為什麼 "传输线太短会引起信号的来回反射 " [/backcolor]呢?[/backcolor]你確定你這樣的想法正確嗎? 會反射是因為阻抗不匹配,而不是互連線的長短。 短的互連線反而比較不會有信號完整性問題,樓主的短走線  详情 回复 发表于 2015-10-31 08:21

3

主题

52

帖子

899

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
899
10#
发表于 2015-10-31 08:21 | 只看该作者
Coziness_yang 发表于 2015-10-30 20:59
" R- I% c" c4 t1 _. J3 Q我所说的500mil是从信号的角度来分析,因为传输线太短会引起信号的来回反射。

, B0 g& u( s# d7 ]: O7 `為什麼 "传输线太短会引起信号的来回反射 "  呢?你確定你這樣的想法正確嗎?) j' t* k. r$ q+ X/ c
" W6 j: J3 C- X* t% }4 c9 F
% W0 C: s& x/ M. P, P
會反射是因為阻抗不匹配,而不是互連線的長短。
9 ~( M" B( b2 Z% k9 y, R8 t短的互連線反而比較不會有信號完整性問題,樓主的短走線設計8 [' S( [: h$ F# F# B; q5 i
若會出問題則是時序方面的問題,不是传输线反射的問題。9 b3 m5 d' p6 f- y  j5 H

: x( P) q! g4 R' k/ F( u9 I
" Y4 ]) l  _4 {" A9 n8 x8 ]! i

. x' h( m$ N/ Z% e8 \. x
, K% _& [1 d0 z( ]- x9 b" l. K

! k5 x! v2 s5 L( q% Q9 P" M* K

点评

由于连接器处阻抗必然不连续,那么信号会在CPU与连接器处来回反射,如果线长太短,从连接器反射回来的信号没有损耗掉,继续从CPU端反射到连接器端,这样就会形成二次反射,但是线长够长的话,信号从连接器端反射到CP  详情 回复 发表于 2015-10-31 18:54

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
11#
发表于 2015-10-31 18:54 | 只看该作者
Head4psi 发表于 2015-10-31 08:212 u+ @1 Z3 D: F: _3 d; [/ y$ Q# Q/ U
為什麼 "传输线太短会引起信号的来回反射 "  呢?你確定你這樣的想法正確嗎?
+ ?4 L0 R' T6 d5 \ ...

# \/ l% t! `) c- ?由于连接器处阻抗必然不连续,那么信号会在CPU与连接器处来回反射,如果线长太短,从连接器反射回来的信号没有损耗掉,继续从CPU端反射到连接器端,这样就会形成二次反射,但是线长够长的话,信号从连接器端反射到CPU的路径上被损耗掉了,那么就不会再形成二次反射。
) x; d6 i3 ~# {( |) z0 ?+ j之前可能没有讲得太清楚。
1 m# l# |* g2 H3 u* R8 B& E

点评

其实线长小于五分之一信号上升沿时,反射会淹没在下一次信号上,反而看不到反射了。而且二次反射或者说振铃只要有一端匹配了就不存在了。所以其实你所说的线长损耗的情况是不存在的,插损是损耗不掉反射的。  发表于 2015-11-1 18:05
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-26 20:31 , Processed in 0.063377 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表