allegro 16.6 导入网表,PSM/PAD/DRA文件齐全，仍然提示一下错误

fangxiaoyan

1 v% l( n2 V! j0 G. f1 ~, g
, @5 [4 V) ?5 \* [0 u如题，allegro  16.6 导入网表出错，调用别人的封装，错误信息如图1.
8 D2 J, C. X( S0 w
5 E# M7 c% a& ]# N  }  提示封装的引脚缺失，共有10个元件的封装
& x4 V: C( Z# j" K( `% E2 P9 g( I
打开其中一个DRA文件，发现缺少引脚，如图2所示

6 Y5 L$ y" E$ q7 G
- Y6 _( P$ k1 z8 Z9 c这个封装文件在别人的电脑上可用，不缺引脚，而且PSM/PAD/DRA文件齐全，为啥调用过来出现这种错误？
; H7 d/ y3 o" p& |

请问除了重画封装，补上引脚，有没有其他方法？

fangxiaoyan

dzkcool 发表于 2015-4-17 09:26
dra文件里面要有焊盘才行。
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

3 [) Q9 F$ E" V! k+ Y导出封装成功，可以看到FPC_10_0_5M  正常 ，图1.

; o7 T  N( i+ I0 u' {2 _2 e回看原理图这个元件，图2，图1和图2引脚一致，
3 v6 t$ w: [, F) V
# t7 t3 H& U2 X5 {$ d1 U
但导入网表时提示[size=14.3999996185303px]FPC_10_0_5M[size=14.3999996185303px] 缺少引脚，图3
[size=14.3999996185303px]
/ G" W1 }8 x) |  m0 x& e& L
* ~* \( ~, e$ H" C) J' J[size=14.3999996185303px]

6 k5 v0 A5 e- a% R; H[size=14.3999996185303px]编辑原理图的这个元件，并没有看'UART'脚。


封装重画，原理图这个元件重画，仍然有这个错误。
  }2 r% |9 m" D, r, E8 {, s

求教！
, y3 C, m& b7 K2 L0 g

fangxiaoyan

dzkcool 发表于 2015-4-21 13:05
" U- N) }" K. \0 O* U/ ?我没做任何改动，只是导入了一下网表，没发现什么问题。

, U+ n4 s3 T1 ~& Z# Y我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板框内，其他的元件可以放置。
0 G$ e2 i) A* r& }4 ?: K% g
跟生产网表/导入网表的设置有关么？

dzkcool

fangxiaoyan 发表于 2015-4-22 09:43
4 c) Y1 w7 ]# k7 {: o1 a# Y+ Y0 X现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了 ...

估计跟1、2有关。
实在看不下去了，大哥，你才是楼主，不要老是称呼我是楼主

fangxiaoyan

没人知道么，还是问题太幼稚了？

dzkcool

dra文件里面要有焊盘才行。
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目录下，然后再导出封装。

fangxiaoyan

dzkcool 发表于 2015-4-17 09:26
dra文件里面要有焊盘才行。
% j- u  _$ I2 W9 l2 ~% v- T你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

/ u# q4 e* I* Z- p/ q同事直接发的封装文件。现在打算重新从同事的板子导出，再试下。
( E0 h9 A* _% }9 S1 l  R

dzkcool

原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
如果没问题，把原理图和封装放上来看看吧。

fangxiaoyan

dzkcool 发表于 2015-4-21 08:26
% |9 Z' }  ]/ Z2 m原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
如果没问题，把原理图和封装放上来看看吧 ...

检查完毕，没有其他元件用到这个封装

dzkcool

fangxiaoyan 发表于 2015-4-21 10:15
检查完毕，没有其他元件用到这个封装

! p1 Y/ v( r' Y% s2 J我没做任何改动，只是导入了一下网表，没发现什么问题。
; R1 @' }  `, Z3 f FT232-eda365.rar (43.18 KB, 下载次数: 2)

2015-4-21 13:04 上传

点击文件名下载附件
下载积分: 威望 -5

dzkcool

fangxiaoyan 发表于 2015-4-21 17:32
+ W# @6 w$ G0 n# L, ^6 j2 g' W( ?我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板 ...

我直接用第一方导入，没任何问题。
9 {1 ]- H% n& e' g6 g& S" g: e

fangxiaoyan

dzkcool 发表于 2015-4-21 17:53
: H4 C1 ~5 h3 S# U+ Y' r, X我直接用第一方导入，没任何问题。

那找不出问题的原因了。
0 t% q2 y( r) Z7 f2 s! g

dzkcool

fangxiaoyan 发表于 2015-4-21 19:06
  X5 o/ x9 G$ p, }( L: k1 v那找不出问题的原因了。

; D3 ~; W; \. Q* y你在我导入的PCB上再重新导入一下网表呢？

fangxiaoyan

dzkcool 发表于 2015-4-21 19:08
8 p; A' |' v0 g3 j* W) G你在我导入的PCB上再重新导入一下网表呢？

) \; V# f( p1 d2 O/ H0 j需要先导出网表，再重新导入网表？

dzkcool

fangxiaoyan 发表于 2015-4-21 19:15
3 s$ @/ R) D% n, j需要先导出网表，再重新导入网表？

先从你的原理图中导出网表，再用我的brd导入网表。

fangxiaoyan

dzkcool 发表于 2015-4-21 19:08
4 \0 D# r1 t" n: K3 f$ C" A你在我导入的PCB上再重新导入一下网表呢？

8 {- L" v  f9 e" L, x! m导入的选项如图1，

3 ]+ ]4 v2 L1 v! n" j导入报错如图2，