orCAD to Allegro有关Footprint的一点疑问

lxwuming

小弟画好了原理图,其中一个0402的电阻在原理图中Footprint设为R0402
创建好网络表
然后我做好了R0402的封装放到 c:\project\orcad\symbols 文件夹下面

; W7 T6 |+ \$ }+ V在Allegro中导入网络表后,摆放零件时发现没抓到封装R0402.
请问我应该怎么设置,才能把封装好的零件和原理图关联起来,可以自动识别抓取?

numbdemon

oRcad layout?
8 M% [1 t' |0 X还是allegro?

lxwuming

用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

numbdemon

原帖由 lxwuming 于 2008-9-5 17:29 发表
: O9 B8 |/ L# H6 d% T4 E+ t, n用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

" q6 ]1 f0 A+ s, |9 i* A5 Q2 a关键点：
6 ?/ f4 p1 o, o0 O# E6 b) ~1.正确导出网表
2.Allegro要设置正确psm和pad的路径，要包含你的封装和pad
+ \9 @3 z5 j/ K$ @3 r0 J  b2 M) @
9 \8 u9 J- W$ h; b$ ]对照上面，那个存在问题？

lxwuming

numbdemon帮忙贴个图解释一下怎么设置psm和pad的路径的路径可好?
刚接触,不是很清楚.用Project Manager吗?

LHDDSHL

https://www.eda365.com/thread-10236-1-1.html

lxwuming

Cadence Design Systems, Inc. netrev 15.7 Mon Sep 08 14:06:39 2008
(C) Copyright 2002 Cadence Design Systems, Inc.
1 N; ?% r* Y+ _9 M! @6 G------ Directives ------
) S/ P) `& k  t, V2 n# A6 |RIPUP_ETCH FALSE;
RIPUP_SYMBOLS ALWAYS;
MISSING SYMBOL AS ERROR FALSE;
4 W4 H! R: f5 l0 ^5 I8 n+ xSCHEMATIC_DIRECTORY 'C:/project/orcad/forderix';
BOARD_DIRECTORY '';
OLD_BOARD_NAME 'F:/Cadence/unnamed.brd';
NEW_BOARD_NAME 'F:/Cadence/unnamed.brd';
CmdLine: netrev -$ -5 -i C:/project/orcad/forderix -u -y 1 -z F:/Cadence/#Taaaaaa03428.tmp
------ Preparing to read pst files ------
4 x# }& }7 \0 q' b0 q  Z
& [' ~  F8 q+ k) a! W6 L$ R4 ~: N* W* c#1   ERROR(24) File not found
1 K# B' C/ u; `" d  o+ _9 D     Packager files not found
0 i9 P' d* i7 T! m1 x#2   ERROR(102) Run stopped because errors were detected
netrev run on Sep 8 14:06:39 2008
5 x  R$ Q, g8 f   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
1 E0 B5 M. m6 w' x6 o9 S. W   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
! i9 N% O  i( M6 `* u: Z   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
$ t  R6 u7 r8 x5 I. E+ H   NET_NAME_LENGTH 24
: c3 O$ J8 ]$ j* W% z   OVERSIGHTS ON
   REPLACE_CHECK OFF
9 K( c/ e3 n$ x) I# H8 B& f/ B5 `$ v   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
) {  L0 l  k1 g0 t$ ^   SUPPRESS   20
   WARNINGS ON
  2 errors detected
No oversight detected
No warning detected
' ~" q( l0 p# Q* d4 J; p, Z5 icpu time      0:00:03
elapsed time  0:00:00
" H6 s- B) e% J" J- R  g4 F
8 A- {% y: [! Z导入网表有以上错误,第一个错误我知道是没有封装,可哪个零件没封装怎么查找?
8 b3 \7 z' q  w+ _+ X' M                                 第二个错误又是什么呢?
还有netlist.txt又在什么路径下面?

yzl624358

学习了，谢谢！

zshxie

零件的封装可以这样看：
' B0 X2 O1 p6 w# ~4 a2 T 在design entry CIS 中点取 *.dsn,
                                tool-exprot properties
8 x- ^; {: x. }- a然后在生成的*.exp（位于outputs） 文件里查看哪个元件没有封装。

luhuamin200

电子工业出版社的《Cadence高速电路板设计与仿真》这本书不错！！！！

s07110016

我要学学啊