|
1 第1章 常用封装简介 6" `5 A0 a, F7 [3 i7 w, F$ N
1.1 封装 65 S6 |: s' ]7 P1 n$ Q6 U. o
1.2 封装级别的定义 69 z( ^* l- c% w! ]! o
1.3 封装的发展趋势简介 6
. N2 ^ u! Q5 K/ {( r# \1.4 常见封装类型介绍 9# w! `6 n: R' F' X
1.4.1 TO (Transistor Outline) 9( R J! Q/ m+ }' Q) ]
1.4.2 DIP (Dual In line Package) 9
8 b( ?5 e4 Y2 O# ?. O5 c" c) i1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 10
+ k2 m9 x3 Q* s! D1.4.4 PLCC (Plastic Leaded Chip Carrier) 11' b& F: m4 Z( G: w
1.4.5 QFP(Quad Flat Package) 11
+ @/ T9 P& X0 b0 C$ ?) ?6 v1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
% o( L- C5 R6 A3 M. k6 n1.4.7 Lead Frame进化图 17
8 K0 B H5 t4 [" N1.4.8 PGA(Pin Grid Array Package) 17; M( f3 a2 f7 C0 J9 r
1.4.9 LGA (LAND GRID ARRAY) 188 a+ C3 c/ x) z( E
1.4.10 BGA(Ball Grid Array Package) 187 X% U: i* H! z( E; y
1.4.11 T BGA (Tape Ball Grid Array Package) 19
) a( f) B( U p, z( _: m1.4.12 PBGA (Plastic Ball Grid Array Package) 206 X3 j; g3 B: c/ S& B
1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21% C% A& h: _( T# q \
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22
: V" h. t' b5 A' @$ Z8 G3 H1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 234 B7 ?- F, K8 w* {
1.4.16 MCM(Multi-Chip Module) 25
, g: _6 @/ a* Z1.4.17 SIP(System In Package) 26) l: q7 V/ B9 O* _- G7 \( M
1.4.18 SOC 27
- y/ |1 q0 d4 Y/ j; }% T1.4.19 PIP(Package In Package) 30
& h/ B$ `7 L `8 b& U. O- h+ r$ }' I0 g1.4.20 POP(Package On Package) 30
1 g' F- W) u; [0 O7 G1.4.21 TSV (Through Silicon Via) 32
1 p$ B) B k$ ]5 X1.5 封装介绍总结: 34" Z6 d! e2 f" K. e" i7 w
1 第2章Wirebond介绍 5# H5 k q! B- g* g. l+ y* E
1.1 Wire bond 特点(成熟,工艺,价格) 59 X9 D X/ P2 q3 `" c( ?
1.2 Wribond的操作过程(每步骤有图) 8) P o, E) ?( E' s4 n5 x
1.3 哪些封装适合于使用Wire bonding工艺 12& v+ X, R2 O0 P+ |' M* z" O8 }
1.4 Wire bonder机器介绍 14, @, G) D+ t* `* r8 A+ I0 L
1 第3章 LEAD FRAME QFP封装设计 6
: y# J2 _6 Z; E3 c* D# Z1.1 QFP Lead Frame介绍 6
1 Y4 q$ ~$ n1 s9 F" p6 N3 O% N1.2 Lead frame 材料介绍 8
, J. `4 e2 g5 Y! O5 E7 N& l1.3 Lead frame design rule 8
3 \, b" r u- o! H& R% e1.4 QFP Lead Frame 设计方法 10
' z! x0 }9 `: [# D, J% O5 b- N1.5 Wire Bonding设计过程(以autocad为例) 171 \3 t K2 K! c' s# ^% L& R
1.6 Lead frame Molding过程 22
* n) z% M" I9 K- a* E$ g. O1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
) s+ Q" r' c/ w3 Z' ?* k7 o$ d; T1.8 常用Molding材料的一些介绍 26
2 z6 z* F" |+ K5 u( n1 c- n1.9 QFP lead frame生产加工流程 28
1 ^# ?# J M7 e" D& U1 N) R9 B4 X, H+ L2 a+ j
第4章 PBGA封装设计 7, w9 P6 O7 w, X, y& ]
1 WB_PBGA 设计过程 7
( x9 N" W! x* I6 x+ {1.1 新建.mcm设计文件 7
1 W: \3 I1 d2 y2 i8 {$ D1.2 导入芯片文件 8
; b' W6 r/ L, l! {* P$ h2 y1.3 生成BGA的footprint 13
% f& B+ @8 i; Q' |- G+ b1.4 编辑BGA的footprint 176 f+ I( D: S3 k/ s
1.5 设置叠层Cross-Section 204 |1 d4 W3 Z: ]# P! h ^
1.6 设置nets颜色 219 p4 R/ }, d d, J: ^# }7 f O2 N
1.7 定义差分对 22) y2 D8 g4 T7 D& m. }* W
1.8 标识电源网络 23
9 ?8 }# P1 K( p- l( N+ K& r; H1.9 定义电源/地环 24
+ H% R( \( r' f1.10 设置wire bond导向线WB_GUIDE_LINE 270 C( a# O) i% v! ?* s6 o
1.11 设置wire bond 参数 301 e0 V! i! ~7 v. t [; ?. q, k3 ^
1.12 添加金线 wirebond add 349 w$ ^ F; F0 @' w3 {
1.13 编辑bonding wire 36
& f' A0 Z x1 I1 D* _: q1.14 BGA附网络assign nets 38
$ o. w% q* S- q0 \+ m; [1.15 网络交换Pin swap 42' ?9 }! G6 ]5 b; }, F0 Y
1.16 创建过孔 44) v# C1 y _ S1 A5 F4 v
1.17 定义设计规则 46
" B1 |. B' H$ j5 R+ q1.18 基板布线layout 49
, u9 ^$ E2 z d" x4 x1.19 铺电源\地平面power/ground plane 51
) h; H; P u' K7 Y8 [1.20 调整关键信号布线diff 53
9 K: H& Z2 R* _1.21 添加Molding gate和DA fiducial mark 56
' O- `( H# o4 T7 @6 |5 i% h3 z1.22 添加电镀线plating bar 58
2 g" N( x; H0 c3 o3 w) @1.23 添加放气孔degas void 62! k- h' R% d/ Z/ A9 r
1.24 创建阻焊开窗creating solder mask 64
$ a( l& d, ?. U9 V7 O1.25 最终检查check 67
, |1 [9 s( h, l @1.26 出制造文件gerber 68
& F1 j N6 c1 @1.27 制造文件检查gerber check 72& H3 d$ L4 B1 m& C$ Q
1.28 基板加工文件 744 ~% a C+ ~5 H: s l- {
1.29 封装加工文件 75
/ E+ n2 b; ^/ l$ A0 Z; a- r' x7 x: C& r, m. ]" Z' D) R- U
1 第7章 pbga assembly process 7
+ V' j, N% `% L/ `% s8 G/ j1.1 Wafer Grinding(晶圆研磨) 7
7 X, f3 M% }) @0 c& R1.2 Wafer Sawing(晶圆切割) 9
$ _- z+ Z: U6 ]+ N1.2.1 Wafer Mounting(晶圆贴片) 10
3 X( r. p, S7 D0 B6 L2 X1.2.2 Wafer Sawing(晶圆切割) 10
5 a9 D2 }9 K3 X" e1.2.3 UV Illumination(紫外光照射) 11% t# e. D( B1 f& x4 ~, B
1.3 Substrate Pre-bake(基板预烘烤) 11
& T( S: | m! d) f5 `( B5 e" B" a1.4 Die Attach(芯片贴装) 12
1 h( J0 c, ]6 b( G3 a0 K0 k1.5 Epoxy Cure(银胶烘烤) 148 c4 L W) w$ R# k
1.6 Plasma Clean (电浆清洗Before WB) 142 ^2 Q( e0 B m/ b& z
1.7 Wire Bond(金丝球焊) 15
& H7 B! e% R* X! T/ m1.8 Plasma Clean (电浆清洗Before Molding) 17$ O: ?3 ~0 M# [& Q8 M7 O
1.9 Molding(塑封) 18 E8 c, h. F$ |3 r& [8 H
1.10 Post Mold Cure (塑封后烘烤) 19+ E6 J4 _) H& G4 {
1.11 Marking(打印) 209 ^0 Z% Z: [% c3 @! L
1.12 Ball Mount(置球) 22
6 }+ U! M7 p. q6 M; i' l, J2 ^1.13 Singulation(切单) 22
! h* W0 b( v: v4 `2 T1.14 Inspection(检查) 23
; ]9 g2 b* E$ n) O3 F1.15 Testing(测试) 245 r) I# g& G* F& a! E
1.16 Packaging & Shipping(包装出货) 25
+ a* b c1 t Z8 o# w7 ?; z' c5 ~
1 第6章 SIP封装设计 88 @: x- s" t$ p# l2 |' O
1.1 SIP Design 流程 9
- D; s& Z$ N; x# ~3 q. z1.2 Substrate Design Rule 11+ z: J$ i$ A" V$ s: p# f
1.3 Assembly rule 147 a P W n7 s" T/ M! z4 |" N
1.4 多die导入及操作 16% Y$ H7 f8 i( j) \' N0 i
1.4.1 创建芯片 16
/ x2 b) R1 S3 P$ ?5 a1.4.2 创建原理图 34/ s5 L6 o6 ~" e5 q- n" k6 D( D6 J' q
1.4.3 设置SIP环境,封装叠层 362 q; k. P4 w" {1 ?! H
1.4.4 导入原理图数据 42 ~$ B! V; y" I/ I. x
1.4.5 分配芯片层别及封装结构 46/ O" Z( M# B: f& d3 ^: \# [0 B+ w
1.4.6 放置各芯片具体位置 49! g$ P( b( ~; O% S& Y* ^+ W0 O' s5 O
1.5 power/gnd ring 45
- R! o: o3 w5 c! x+ g8 Y( Z- `1.6 Wire bond Create and edit 59; L' s' ?+ x4 d% R% |: [5 @
1.7 Design a Differential Pair 68
8 f3 e/ f H) z5 p- b$ }1.8 Power Split 73
L' q) v( D. H" l% q1 V1.9 Plating Bar 78
( K2 `! X$ Y. q8 K1 v) K. O1.10 八层芯片叠层 83- j: |" j- G. v
1.11 Gerber file/option 83
- Y/ j1 y4 f' Q4 N' u1.12 封装加工文件输出 91) e2 [& ~, N5 E O; d
1.13 SIP加工流程及每步说明 100# ]6 {: X; _4 x9 `8 ~5 h/ Y# c
1 第7章 FC-PBGA联合设计 7
3 v- P2 ~+ s5 b. w! ^1.1 高PIN数FC-PBGA封装基础知识 78 X# D5 u. M& \3 ?; `9 o
1.1.1 高PIN数FC-PBGA封装外形 77 `$ r6 q2 ]# D- m, k T) f! Y
1.1.2 高PIN数FC-PBGA封装截面图 7
* [0 R w: n& V9 B- H; U: C; L1.1.3 Wafer 8
3 l4 t! m4 ^! n* z4 W ^' W1.1.4 Die/Scribe Lines 8
( R) c3 s( ?) p% M* V& ~! X1.1.5 MPW(Multi Project Wafer) 8: H* U; v5 z( f" q. W
1.1.6 BUMP(芯片上的焊球) 9
" y9 W6 u; a" V0 ]4 _# z& T0 K# `1.1.7 Ball(封装上的焊球) 9
8 t' t7 k# E! W T; X) j j% c1.1.8 RDL 10
7 T8 u: }$ d& ]+ L6 o# b8 u7 `3 z1.1.9 SMD VS NSMD 11
9 `! }. w1 k; ~* Q1.1.10 FlipChip到PCB的链路 12$ }3 R) b' {: y. D0 M! d8 A
1.2 封装选型 12) L+ D; |9 ~; D7 w" {
1.2.1 封装选型涉及因素 12
. E2 a- }' K4 e# b, N3 C1.3 CO-Design 14) f7 o$ A' ?" [- k0 N% q0 f
1.4 Vendor推荐co-design的流程 14* a4 C5 v5 i% z" o
1.4.1 Cadence的CO-design示意图 15
( H# e) i7 `- s9 J; D1.5 实际工程设计中的Co-Design流程 16
% {3 t" W. l' i- y1.5.1 Floorplan阶段 18+ ?5 s# I% J, Z& R! J
1.6 FLIPCHIP设计例子 29! {$ A- N3 Z! v3 H& {. z y
1.6.1 材料设置 29
6 W v! h% t9 T* I+ r6 |1.6.2 Pad_Via定义: 32
! G1 n* ~7 M+ r9 `" a& W0 T& B1.6.3 Die 输入文件介绍 34
3 g6 c7 r3 ?: h1.7 Die与BGA的生成处理 34* D# @$ x1 ^" n, R M4 X
1.7.1 Die的导入与生成 34
! b* U5 m5 [& e6 G1 w8 V1.7.2 BGA生成及修改 38
7 y- k1 O& Y [& Z1.7.3 BGA焊球网络分配 44; z+ G r8 H C+ v9 t
1.7.4 通过EXCEL表格进行的PINMAP 47
% G1 R8 O) `! K& v1.7.5 BGA中部分PIN网络整体右移四列例子 48
% Q- {! V0 D- H9 k5 b1.7.6 规则定义 513 |6 ~( q3 h+ K( [
1.7.7 差分线自动生成方法2 58( U3 F; x0 O6 \) j
1.7.8 基板Layout 58
) O! D: B# _1 j1.8 光绘输出 64
. P. Q" c; m0 U3 a1 第8章 封装链路无源测试 59 d/ y! r- w. P; s+ v/ @
1.1 基板链路测试 5
# w! v) L% r! T- ? C3 D* F1.2 测量仪器 5 _& V, f3 r6 ~7 l8 m
1.3 测量例子 5: I) d- `( ^6 X; Z/ L3 }" L
1.4 没有SMA头的测试 7
8 R, `0 L: a; A, r1 第9章 封装设计自开发辅助工具 5- `+ S; o J2 \( [% c9 l
1.1 软件免责声明 5 J6 ~5 e' @# o d' ]' C( p* V0 S
1.2 Excel 表格PINMAP转入APD 6- K9 O" w# X5 @
1.2.1 程序说明 65 n) S6 V9 p: D1 S( V2 x8 H6 N/ ?
1.2.2 软件操作 7
4 C/ ]; X3 E( o Q- }: D9 B1.2.3 问题与解决 13
8 X) R6 ]( I) ]7 P" J3 t1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14# O/ q. m! a% r* q8 g, ~4 l9 q
1.3.1 程序说明 14
) i- {: D6 N1 d. C* `* I7 Q1.3.2 软件操作 142 W/ F" T1 K+ u2 _4 N% y
1.3.3 问题与解决 18! V4 [" f6 B, M4 \6 X \
1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
4 j7 f3 e h( j; D$ Z% {1.4.1 程序说明 18
# m. Q, }8 T$ d8 }: m0 ^$ L1.4.2 软件操作 19
. h/ J; {" r% y1.4.3 问题与解决 20
8 S0 F( t- H+ I# } |
|