找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 409|回复: 2
打印 上一主题 下一主题

DDR设计规则

[复制链接]

6

主题

26

帖子

123

积分

二级会员(20)

Rank: 2Rank: 2

积分
123
跳转到指定楼层
1#
发表于 2014-3-13 15:53 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大侠:: u9 k* m; ?' U; y- `/ I

0 Z/ _, B3 n& _$ }( ]        国产MID太多芯片都会用到DDR3,但设计规则还不是很了解,哪位大侠共享关于等长线,容差的要求。
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

28

主题

130

帖子

1120

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1120
推荐
发表于 2014-3-13 23:55 | 只看该作者
我也想知道,自己最近也在研究。期待高手点拨。- F3 \; O+ s. L! R* J
- r' ^. u' Y1 \, d# l
我了解到的:
3 b, W8 |+ A3 D2 @- F; j, y1.首先就是信号长度匹配,把信号分组做长度匹配:
7 @9 t& b9 i3 k8 l数据类:! Y3 F0 T+ v5 X0 W4 `
(1)DQ0~7,DQS0和DQS0#,DM0一组需要做匹配,至于匹配长度应该怎样确定还没有弄明白。! N9 v" U4 z' U: h% y7 l+ Z! P. i6 j. L
(2)DQ8-DQ16,DQS1和DQS1#,DM1分为一组。
8 n" \: G- [" c; G4 a$ [(3).......
8 O+ C9 F2 w9 l8 N(4)DQ24-DQ31,DQS3和DQS3#,DM3分为一组。+ {, R' H# l' H7 z: j# l& r! K
3 J6 p% q# R, ?# K1 q1 Q
剩下的地址,控制,命令和差分时钟分为一组。(或者把差分时钟独立出来自成一组): y: H- l' e6 x2 H

" I1 `& V5 X9 e% w4 c' b
+ |, b$ G8 o3 Y2.为了防止信号线之间串扰。一般线间距(边沿到边沿)遵循3W原则,如果空间有限的降低要求2W即可。* O8 i2 j# }/ ]8 K
% V4 g% K5 M% C1 D' F
3.阻抗要求:对于单端信号一般做50ohm +/-10%,差分类信号做100ohm +/-10%。

294

主题

1835

帖子

6550

积分

五级会员(50)

Rank: 5

积分
6550
2#
发表于 2014-3-13 16:24 | 只看该作者
百度大把的
听党指挥,能打胜仗,作风优良
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-27 11:25 , Processed in 0.081570 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表